| 講演名 | 2012-05-29 動的再構成プロセッサアレイMuCCRA-3のメモリコントローラの研究(デバイスアーキテクチャと性能評価技術) 片桐 徹, 弘中 和衛, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的再構成プロセッサアレイにおいて高い性能を発揮するには,PEを有効に活用することが必要となる.しかし,我々の研究開発しているMuCCRA-3では,PEでアドレス生成とループのカウントを行う必要が有り,PEをアプリケーションのコアの処理に有効に活用することが出来ない.この問題を解決するために我々はMuCCRA-3のメモリコントローラを拡張し,拡張したアーキテクチャをMuCCRA-3-EXMCと名づけた.MuCCRA-3-EXMCは読み込み/書き込みアドレスの生成と繰り返し処理のループ数のカウントをメモリコントローラで行うことにより,PEをアプリケーションのコアの処理に専念させることが可能である.評価の結果,MuCCRA-3-EXMCは1%の面積の増加で12～23%の性能向上と,9～20%の消費エネルギーの削減を達成した. |
| 抄録(英) | In order to achieve a high performance on the Dynamically Reconfigurable Processor Array(DRPA), it is necessary to use PEs effectively. However, a prototype DRPA, MuCCRA-3 needs to generate read/write addresses for accessing data memories, and counts a number of loops on PEs. Hence, PEs of MuCCRA-3 can not be used effectively for actual processing of applications. To solve this problem and improve performance. We extend the memory controller of MuCCRA-3 and named it MuCCRA-3-EXMC. PEs of MuCCRA-3-EXMC can be concen-trated on executing the actual processing by the extended memory controller performing address generation and loop count. Evaluation results showed that MuCCRA-3-EXMC can improve its performance by 12～23% and reduce its energy consumption by 9～20% without a large increase of its area. |
| キーワード(和) | 動的再構成プロセッサアレイ / アクセラレータ / メモリコントローラ |
| キーワード(英) | Dynamically Reconfigurable Processor Array / Accelerator / Memory Controller |
| 資料番号 | RECONF2012-4 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AI |
|---|---|
| 開催期間 | 2012/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成プロセッサアレイMuCCRA-3のメモリコントローラの研究(デバイスアーキテクチャと性能評価技術) |
| サブタイトル（和） | |
| タイトル（英） | A study on memory controller of MuCCRA-3: Dynamically Reconfigurable Processor Array |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成プロセッサアレイ / Dynamically Reconfigurable Processor Array |
| キーワード(2)（和/英） | アクセラレータ / Accelerator |
| キーワード(3)（和/英） | メモリコントローラ / Memory Controller |
| 第 1 著者 氏名（和/英） | 片桐 徹 / Toru KATAGIRI |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 弘中 和衛 / Kazuei HIRONAKA |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 発表年月日 | 2012-05-29 |
| 資料番号 | RECONF2012-4 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 70 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |