| 講演名 | 2012/2/24 負論理実装を可能とする新型光再構成型ゲートアレイVLSI(設計事例,組込み技術とネットワークに関するワークショップETNET2012) 森脇 烈, 渡邊 実, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 今我々は,高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている.本稿では明点ビット数の最小化により再構成の高速化が可能な新しいVLSIチップと,その効果について報告する |
| 抄録(英) | Up to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VoL2012-SLDM-155 No.8,Vol.2012-EMB-24 No.8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2012/2/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 負論理実装を可能とする新型光再構成型ゲートアレイVLSI(設計事例,組込み技術とネットワークに関するワークショップETNET2012) |
| サブタイトル（和） | |
| タイトル（英） | New optically reconfigurable gate array VLSI to enable a negative logic implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 森脇 烈 / Retsu Moriwaki |
| 第 1 著者 所属（和/英） | 静岡大学工学部電気電子工学科 Shizuoka University Electric and Electronic Engineering |
| 第 2 著者 氏名（和/英） | 渡邊 実 / Minoru Watanabe |
| 第 2 著者 所属（和/英） | 静岡大学工学部電気電子工学科 Shizuoka University Electric and Electronic Engineering |
| 発表年月日 | 2012/2/24 |
| 資料番号 | VoL2012-SLDM-155 No.8,Vol.2012-EMB-24 No.8 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 462 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |