| 講演名 | 2012-01-26 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般) 劉 茜, 茂木 和弘, 魏 書剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本文は、SD数を用いた高速な算術演算エラー検出回路を提案する。提案するエラー検出回路は、法2^p+1とした剰余SD数加算器、剰余SD数乗算器、そして2進数から剰余数への変換回路から構成される。SD数加算は、中間和と中間桁上げを2進数に表現することにより高速な剰余加算が行える。剰余加算をもつ2分木構造を用いた剰余算術回路を設計する。高性能のエラー検出回路を得るため、2分木の段数を最適化することを検討し、積和演算数の語長nとエラー検出回路の語長pとの関係を明らかにする。 |
| 抄録(英) | In this paper, a fast residue checker for error detection of arithmetic circuits is presented. The residue checker consists of SD residue adders, SD residue multipliers and binary-to-residue converters. New addition rules are used for generating the intermediate sum and carry with a binary number representation, and the error checker has a binary tree structure of radix-two signed-digit number modulo m(m=2^p+1) adders. We also try to find the optimum relationship between an n-bit binary number and a p-digit SD residue number. By using the presented residue arithmetic circuits, the error detection can be performed in real-time for a large product-sum circuit. |
| キーワード(和) | エラー検出 / SD数 / 剰余演算 / 2分木構造 / 剰余チェッカー |
| キーワード(英) | Error detection / SD(signed-Digit) number representation / residue arithmetic / binary tree / residue checker |
| 資料番号 | VLD2011-111,CPSY2011-74,RECONF2011-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2分木構造の剰余SD数演算を用いた算術演算エラー検出回路(高位合成と演算応用,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Error checker using binary tree structure of residue signed-digit additions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | エラー検出 / Error detection |
| キーワード(2)（和/英） | SD数 / SD(signed-Digit) number representation |
| キーワード(3)（和/英） | 剰余演算 / residue arithmetic |
| キーワード(4)（和/英） | 2分木構造 / binary tree |
| キーワード(5)（和/英） | 剰余チェッカー / residue checker |
| 第 1 著者 氏名（和/英） | 劉 茜 / Qian LIU |
| 第 1 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma Univ. |
| 第 2 著者 氏名（和/英） | 茂木 和弘 / Kazuhiro MOTEGI |
| 第 2 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma Univ. |
| 第 3 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 3 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma Univ. |
| 発表年月日 | 2012-01-26 |
| 資料番号 | VLD2011-111,CPSY2011-74,RECONF2011-70 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 397 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |