| 講演名 | 2012-01-25 トラフィック解析によるオンチップルータのバンド幅制御(ネットワーク応用,FPGA応用及び一般) 山崎 大輝, 松谷 宏紀, 山崎 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組込みアプリケーションの高機能化にともない,組込みシステムにおいてもマルチコアが当たり前となりつつある.複数のコアを接続する手法としてNetwork-on-Chip(NoC)が使われており,同じ構成のルータをチップ上に配置することが多い.一方,組込みシステムではアプリケーションの通信パターンを予め予測できるため,リンクごとにデータ幅を最適化することで性能を維持しつつ,NoCの面積や消費電力を削減できる.このようなヘテロジーニアスなNoCを実現するために,本論文では,ビット幅可変ルータと,各リンクのデータ幅を決定するためのトラフィック解析アルゴリズムを提案する.評価では,最適化されたヘテロジーニアスNoCをホモジーニアスNoCと面積とスループットについて評価し,提案手法によって性能を維持しつつ面積を削減できることを示す. |
| 抄録(英) | Recent advances in embedded applications have demanded multi-core processors for embedded systems, and Network-on-Chip (NoC) has been used to interconnect multiple cores on a chip. Homogeneous NoCs that consist of identical routers are not efficient if applications have communication locality. In embedded systems, since applications are optimized and their communication pattern can be analyzed at design time, we can further improve the area and performance of NoC by optimizing data width for each link in response to the communication pattern. Toward such optimized heterogeneous NoCs, we present variable-bitwidth router architecture and a traffic analysis algorithm that selects data width for each link. In the evaluations, optimized heterogeneous NoCs are compared with uniform homogeneous NoCs in terms of area and throughput. The results show that the variable-bitwidth routers with the traffic analysis algorithm can significantly improve the area and performance. |
| キーワード(和) | オンチップネットワーク / ネットワークオンチップ / バンド幅制御 / トラフィック解析 |
| キーワード(英) | On-chip networks / Network-on-Chip(NoC) / bandwidth control / traffic analysis |
| 資料番号 | VLD2011-101,CPSY2011-64,RECONF2011-60 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | トラフィック解析によるオンチップルータのバンド幅制御(ネットワーク応用,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Bandwidth Control Scheme based on a Traffic Analysis for an on-Chip Router |
| サブタイトル（和） | |
| キーワード(1)（和/英） | オンチップネットワーク / On-chip networks |
| キーワード(2)（和/英） | ネットワークオンチップ / Network-on-Chip(NoC) |
| キーワード(3)（和/英） | バンド幅制御 / bandwidth control |
| キーワード(4)（和/英） | トラフィック解析 / traffic analysis |
| 第 1 著者 氏名（和/英） | 山崎 大輝 / Daiki YAMAZAKI |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部情報工学科 Department of Information and Computer Science, Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 松谷 宏紀 / Hiroki MATSUTANI |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部情報工学科 Department of Information and Computer Science, Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 山崎 信行 / Nobuyuki YAMASAKI |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部情報工学科 Department of Information and Computer Science, Faculty of Science and Technology, Keio University |
| 発表年月日 | 2012-01-25 |
| 資料番号 | VLD2011-101,CPSY2011-64,RECONF2011-60 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 397 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |