講演名 2011-12-15
低電圧動作CMOSディジタル回路のためのゲート幅実効調整方式素子特性ばらつき補償技術の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
岸和田 泰, 上田 瞬, 宮脇 祐介, 松岡 俊匡,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年、LSIの微細化に伴い素子特性のばらつきがより顕著になっている。また、電源電圧が低下すると、閾値電圧のばらつきが集積回路の特性に悪い影響を与える。本稿では、この低電圧化の課題をゲート幅の実効的な変化による補正により解決する手法を提案する。
抄録(英) Recently, LSI circuits are smaller, so process variation is more important. Moreover, threshold voltage variation more strongly influences circuit characteristics when supply voltage is lower. In this paper, we have proposed process variation compensation with effective gate-width tuning.
キーワード(和) CMOSディジタル回路 / プロセスばらつき / ゲート幅実行調整 / 低電圧動作
キーワード(英) CMOS digital circuits / Process variation compensation / effective gate-width tuning / low-voltage operation
資料番号 ICD2011-109
発行日

研究会情報
研究会 ICD
開催期間 2011/12/8(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 低電圧動作CMOSディジタル回路のためのゲート幅実効調整方式素子特性ばらつき補償技術の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
サブタイトル(和)
タイトル(英) Process variation compensation with effective gate-width tuning for low-voltage CMOS digital circuits
サブタイトル(和)
キーワード(1)(和/英) CMOSディジタル回路 / CMOS digital circuits
キーワード(2)(和/英) プロセスばらつき / Process variation compensation
キーワード(3)(和/英) ゲート幅実行調整 / effective gate-width tuning
キーワード(4)(和/英) 低電圧動作 / low-voltage operation
第 1 著者 氏名(和/英) 岸和田 泰 / Yasushi KISHIWADA
第 1 著者 所属(和/英) 大阪大学大学院工学研究科
Graduate School of Engineering, Osaka University
第 2 著者 氏名(和/英) 上田 瞬 / Shun UEDA
第 2 著者 所属(和/英) 大阪大学大学院工学研究科
Graduate School of Engineering, Osaka University
第 3 著者 氏名(和/英) 宮脇 祐介 / Yusuke MIYAWAKI
第 3 著者 所属(和/英) 大阪大学大学院工学研究科
Graduate School of Engineering, Osaka University
第 4 著者 氏名(和/英) 松岡 俊匡 / Toshimasa MATSUOKA
第 4 著者 所属(和/英) 大阪大学大学院工学研究科
Graduate School of Engineering, Osaka University
発表年月日 2011-12-15
資料番号 ICD2011-109
巻番号(vol) vol.111
号番号(no) 352
ページ範囲 pp.-
ページ数 3
発行日