| 講演名 | 2011-12-15 逐次比較型ADコンバータのマルチビット化の一手法(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会) 國方 直也, 松岡 俊匡, 谷口 研二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | A multibit SAR(Successive Approximation Register)-ADC is presented. Recent growth of the portable device market requires a low power and a high speed ADC. A SAR-ADC is suitable for low power applications, however the conversion speed is very slow. Multibit operation of SAR-ADC improves operation speed. The problem of multibit SAR-ADC is how to provide multiple reference voltages. In this study, an implementation technique of multibit SAR-ADC using capacitor efficient sub-DAC to provide multiple reference voltages is proposed. |
| キーワード(和) | 逐次比較型ADコンバータ / 4端子コンパレータ / マルチビット / ADコンバータ / 高速化 |
| キーワード(英) | SAR-ADC / 4input comparator / multibit / ADC / high speed |
| 資料番号 | ICD2011-107 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/12/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 逐次比較型ADコンバータのマルチビット化の一手法(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Implementation Technique of a Multibit Succesive Approximation Register AD Converter |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 逐次比較型ADコンバータ / SAR-ADC |
| キーワード(2)（和/英） | 4端子コンパレータ / 4input comparator |
| キーワード(3)（和/英） | マルチビット / multibit |
| キーワード(4)（和/英） | ADコンバータ / ADC |
| キーワード(5)（和/英） | 高速化 / high speed |
| 第 1 著者 氏名（和/英） | 國方 直也 / Naoya Kunikata |
| 第 1 著者 所属（和/英） | 大阪大学 Osaka University |
| 第 2 著者 氏名（和/英） | 松岡 俊匡 / Toshimasa Matsuoka |
| 第 2 著者 所属（和/英） | 大阪大学 Osaka University |
| 第 3 著者 氏名（和/英） | 谷口 研二 / Kenji Taniguchi |
| 第 3 著者 所属（和/英） | 大阪大学 Osaka University |
| 発表年月日 | 2011-12-15 |
| 資料番号 | ICD2011-107 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 352 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |