| 講演名 | 2011-12-15 微細CMOSテクノロジによる広帯域低雑音増幅器の設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会) パトリック ベン, 加保 貴奈, 桝井 昇一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ユビキタス社会の広がりとともに、多種多様な無線通信システムの利用が増えてきており、様々な周波数帯に対応できる統合無線プラットフォームの実現が望まれている。本報告では、このような将来無線システムに対応する広帯域な低雑音増幅器(LNA)を検討した。提案するLNAはInductor-lessの回路トポロジを採用することにより小型化が可能であり、かつ多段構成を用いる事によって、雑音指数、利得、線形性および入力マッチングをほぼ独立に設計することができる。本LNAはCMOS65nmプロセスを用いて設計を行い、0.3～2.5GHz間の広帯域な周波数帯域において、利得17.5dB、NF3.3dB以下、IIP38.4dBm以上、入力側リターンロス(S11)-8dB以下、1.2V電圧で消費電力は25mWと良好な設計結果を得た。またInductor-lessにすることにより、チップ面積は0.15mm^2と小型化を実現した。 |
| 抄録(英) | One of the most recent challenges in wireless communications is the trend towards integration of multi-standard radio. These radios require multiple low noise amplifiers (LNAs), or an LNA that cover multiple frequency bands which the design is a very challenging task. Traditionally, in inductive source degeneration topology, the LNA requires two inductors in the single-ended design which occupy a relatively large portion of area. This work presents an inductor-less LNA design for wideband receivers with the covering frequencies of 0.3 to 2.5 GHz using 65-nm CMOS technology. The LNA uses multi stage architecture wich realizes the independent control of performances, such as noise figure, gain, linearity, and return loss. Simulation results show that the voltage gain reaches 1 7.5 dB in-bands. The IIP3 is 8.4 dBm, the noise figure is below 3.3 dB, and the input return loss is lower than -8 dB over the band of interest. The designed LNA consume 25 mW at 1.2 V supply voltage, and the chip are is 0.15 mm^2. |
| キーワード(和) | LNA / ソフトウエア無線 / 微細CMOS |
| キーワード(英) | LNA / Software Defined Radio / Scaled CMOS |
| 資料番号 | ICD2011-105 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/12/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 微細CMOSテクノロジによる広帯域低雑音増幅器の設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会) |
| サブタイトル（和） | |
| タイトル（英） | Broadband Low Noise Amplifier Design in Scaled CMOS Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | LNA / LNA |
| キーワード(2)（和/英） | ソフトウエア無線 / Software Defined Radio |
| キーワード(3)（和/英） | 微細CMOS / Scaled CMOS |
| 第 1 著者 氏名（和/英） | パトリック ベン / Ben Patrick |
| 第 1 著者 所属（和/英） | 東北大学工学部 Faculty of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 加保 貴奈 / Takana Kaho |
| 第 2 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 3 著者 氏名（和/英） | 桝井 昇一 / Shoichi Masui |
| 第 3 著者 所属（和/英） | 東北大学工学部 Faculty of Engineering, Tohoku University |
| 発表年月日 | 2011-12-15 |
| 資料番号 | ICD2011-105 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 352 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |