| 講演名 | 2011-12-15 耐タンパLSI設計技術 : 模倣品防止のための物理複製不可能なデバイス(招待講演,学生・若手技術者育成のための研究会) 藤野 毅, 古橋 康太, 汐崎 充, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 耐タンパLSI設計技術として,半導体製造バラツキからデバイス固有情報を生成するPhysical Unclonable Function(PUF)が注目されている.トランジスタ性能のバラツキに伴う遅延情報の変化を利用するディレイPUFや,電源投入時のメモリセルの初期値を使用するメモリPUFが提案されているが,本稿では前者の一種であるアービターPUFについて詳しく述べる.アービターPUFは, 2つの等価な信号伝搬パスの遅延時間差をレスポンスとして利用するPUFである.従来型のアービターPUF,および改良型のXORアービターPUF,我々が提案している遅延時間差検出型(RG-DTM)アービターPUFの評価を,テストチップを用いて行った.RG-DTMPUFはユニーク性,安定性の観点からチャレンジ-レスポンス認証における性能が他の2つの回路より優れている. |
| 抄録(英) | Physical Unclonable Functions (PUFs), which extract inherent ID from the device fluctuation, have been proposed as a new technique to fabricate tamper-resistant LSI. There are two types of silicon PUF: one is the delay PUF which utilize the fluctuation of transistor performance, and the other is memory PUF which utilize the initial memory data on the power-up sequence. In this paper, we will focused on the arbiter-based PUF, which is one of delay PUF and converts delay-time difference between two equivalent paths into responses. We have been proposed the novel arbiter PUF named "RG-DTM PUF" which utilizes the delay time difference between two equivalent paths. Compared to the basic arbiter PUF and XOR arbiter PUF, RG-DTM PUF demonstrates high performance at the point of uniqueness and stability. |
| キーワード(和) | 耐タンパLSI / Physical Unclonable Function / アービターPUF / 製造ばらつき / 遅延時間差 |
| キーワード(英) | Tamper Resistant LSI / Physical Unclonable Function / arbiter PUF / device fluctuation / delay time difference |
| 資料番号 | ICD2011-102 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/12/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 耐タンパLSI設計技術 : 模倣品防止のための物理複製不可能なデバイス(招待講演,学生・若手技術者育成のための研究会) |
| サブタイトル（和） | |
| タイトル（英） | Tamper LSI Design Methodology using Physical Unclonable Function |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 耐タンパLSI / Tamper Resistant LSI |
| キーワード(2)（和/英） | Physical Unclonable Function / Physical Unclonable Function |
| キーワード(3)（和/英） | アービターPUF / arbiter PUF |
| キーワード(4)（和/英） | 製造ばらつき / device fluctuation |
| キーワード(5)（和/英） | 遅延時間差 / delay time difference |
| 第 1 著者 氏名（和/英） | 藤野 毅 / Takeshi FUJINO |
| 第 1 著者 所属（和/英） | 立命館大学理工学部:独立行政法人科学技術振興機構, CREST Faculty of Science and Engineering, Ritsumeikan University:JST, CREST |
| 第 2 著者 氏名（和/英） | 古橋 康太 / Kota FURUHASHI |
| 第 2 著者 所属（和/英） | 立命館大学理工学研究科:独立行政法人科学技術振興機構, CREST Graduate school of Science Engineering, Ritsumeikan University:JST, CREST |
| 第 3 著者 氏名（和/英） | 汐崎 充 / Mitsuru SHIOZAKI |
| 第 3 著者 所属（和/英） | 立命館大学総合理工学研究機構:独立行政法人科学技術振興機構, CREST Research Organization of Science and Engineering, Ritsumeikan University:JST, CREST |
| 発表年月日 | 2011-12-15 |
| 資料番号 | ICD2011-102 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 352 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |