講演名	2011-12-15 An Inductorless Phase-Locked Loop with Pulse Injection Locking Technique in 90 nm CMOS ,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)
抄録(英)	An inductorless phase-locked loop with subharmonic pulse injection locking was realized (PLL area: 0.08 mm^2) by adopting 90 nm Si CMOS technology. In the proposed PLL, a phase-locked loop is implemented to ensure correct frequency locking. Final phase locking is done by injection locking to reduce phase noise. For a 300-MHz input reference signal, without injection locking, the 1-MHz-offset phase noise was -91.4 dBc/Hz (PLL output frequency: 7.2 GHz = 24×300 MHz); with injection locking, the noise was -107 dBc/Hz (spurious level: -32 dBc; power consumption from a 1.0 V power supply: 13.6 mW).
キーワード(和)
キーワード(英)	Injection locking / phase-locked loop / ring oscillator / CMOS
資料番号	ICD2011-100
発行日

研究会情報
研究会	ICD
開催期間	2011/12/8(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Integrated Circuits and Devices (ICD)
本文の言語	ENG
タイトル（和）
サブタイトル（和）
タイトル（英）	An Inductorless Phase-Locked Loop with Pulse Injection Locking Technique in 90 nm CMOS
サブタイトル（和）
キーワード(1)（和/英）	/ Injection locking
第 1 著者 氏名（和/英）	/ Sang_yeop Lee
第 1 著者 所属（和/英）	Solutions Research Laboratory, Tokyo Institute of Technology
発表年月日	2011-12-15
資料番号	ICD2011-100
巻番号（vol）	vol.111
号番号（no）	352
ページ範囲	pp.-
ページ数	6
発行日