| 講演名 | 2011-11-30 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-) 大輝 晶子, 川村 智明, 首藤 啓樹, 浦野 正美, 中西 衛, 柴田 随道, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 10G-EPON,GE-PON共存を可能とする高機能・高性能なブリッジ回路とバッファ回路を搭載した10G-EPON用OLT LSIを開発した.開発したLSIは,10G-EPONの標準規格に準拠している.ブリッジ回路のMACアドレステーブル検索エンジンにハッシュ関数を適用することで,上り下り合計で22Gb/sかつ33mega-frame/sのスループットでのMACアドレス検索/学習処理を実現し,フィルタ処理等を行うためのフレーム情報テーブル検索エンジンに8フレーム並列処理とパイプライン構成を適用することで,上り下りそれぞれ11Gb/sかつ16.4mega-frame/sのスループットのフィルタ処理等を実現した.また,10Gb/sと1Gb/sのフレームの同時入出力に対して,フルワイヤレートのスループットを実現した. |
| 抄録(英) | A multifunctional bridge function unit and buffer function unit were developed for the OLT LSI for the coexistence of 10G-EPON and GE-PON and implemented in 40-nm CMOS. The LSI complies with the 10G-EPON standard. The BRG features a high-speed search engine, dual-rate data processing, a low-latency datapath architecture, and a VLAN function. The MAC address search engine enables 22-Gb/s and 33-mega-frame/s throughput by the application of a hash function. The search engine for table look-up enables 11-Gb/s and 16.4-mega-frame/s throughput by the application of eight-frame parallel processing and a pipeline configuration. The full-wire rate throughput is achieved for 10- and 1-Gb/s frames simultaneously. |
| キーワード(和) | 10G-EPON / OLT / 10G/1Gデュアルレート / 高速MACアドレステーブル検索 / 高速フレーム情報テーブル検索 / 低遅延 |
| キーワード(英) | 10G-EPON / OLT / 10G/1G dual-rate / high-speed MAC address searching / high-speed frame information searching / low-latency |
| 資料番号 | CPM2011-166,ICD2011-98 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A 22-Gb/s and over-33-mega-frame/s throughput bridge-function unit in a low-latency OLT LSI for the coexistence of 10G-EPON and GE-PON |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 10G-EPON / 10G-EPON |
| キーワード(2)（和/英） | OLT / OLT |
| キーワード(3)（和/英） | 10G/1Gデュアルレート / 10G/1G dual-rate |
| キーワード(4)（和/英） | 高速MACアドレステーブル検索 / high-speed MAC address searching |
| キーワード(5)（和/英） | 高速フレーム情報テーブル検索 / high-speed frame information searching |
| キーワード(6)（和/英） | 低遅延 / low-latency |
| 第 1 著者 氏名（和/英） | 大輝 晶子 / Shoko OHTERU |
| 第 1 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 第 2 著者 氏名（和/英） | 川村 智明 / Tomoaki KAWAMURA |
| 第 2 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 第 3 著者 氏名（和/英） | 首藤 啓樹 / Hiroki SUTO |
| 第 3 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 第 4 著者 氏名（和/英） | 浦野 正美 / Masami URANO |
| 第 4 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 第 5 著者 氏名（和/英） | 中西 衛 / Mamoru NAKANISHI |
| 第 5 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 第 6 著者 氏名（和/英） | 柴田 随道 / Tsugumichi SHIBATA |
| 第 6 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 Microsystem Integration Laboratories, NTT Corporation |
| 発表年月日 | 2011-11-30 |
| 資料番号 | CPM2011-166,ICD2011-98 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 327 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |