| 講演名 | 2011-11-30 優先度逆転問題を軽減する優先度付きオンチップネットワークルータ(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-) 笹川 雄二郎, 松谷 宏紀, 山崎 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体集積技術が進歩するに連れChip multiprocessor(CMP)に搭載されるコア数が増大してきている.これら多数のコアを効率的に相互接続する方式としてパケット交換方式のNetwork-on-Chip(NoC)が有効とされている.CMP上でリアルタイムシステムやQuality of Service(QoS)をサポートするためには,優先度付きのパケットを扱うことができる優先度付きNoCが用いられる.優先度付きNoCでは,高負荷時に優先度逆転問題が発生し,高優先度パケットの転送遅延の増加やネットワーク全体のスループットの低下が生じてしまう.本論文では,複数の優先度逆転問題の軽減手法を提案し,HDLを用いてそれらの手法をオンチップルータへ実装する.複数のトラフィックを用いてシミュレーションを行い,高優先度パケットと低優先度パケットの平均転送遅延・ジッタ・最大転送遅延を評価した.評価の結果,実装したすべての手法で,高負荷時の高優先度パケットの平均転送遅延・ジッタ・最大転送遅延が低下し,優先度逆転問題の軽減が確認された. |
| 抄録(英) | With advances in fabrication technology, the number of cores on a chip multiprocessor (CMP) increases, and packet-switched Network-on-Chip (NoC) is used for connecting them efficiently. Supporting QoS and real-time systems on CMP requires priority-aware NoC that prioritizes high priority packets. Priority inversion occurs at highly-loaded priority-aware NoC, and it reduces system performance. In this paper, we proposed multiple techniques for mitigating priority inversion, and implemented these techniques in on-chip routers. Simulation was performed with three traffic patterns, and we evaluated average latency, jitter and maximum latency of high and low priority packets. Our evaluations show all techniques implemented in this paper mitigated priority inversion. |
| キーワード(和) | オンチップネットワーク / ネットワークオンチップ / 優先度 / 優先度逆転 |
| キーワード(英) | On-chip networks / Network-on-Chip (NoC) / priority / priority inversion |
| 資料番号 | CPSY2011-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2011/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 優先度逆転問題を軽減する優先度付きオンチップネットワークルータ(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A Priority-Aware On-Chip Network Router for Reducing Priority Inversions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | オンチップネットワーク / On-chip networks |
| キーワード(2)（和/英） | ネットワークオンチップ / Network-on-Chip (NoC) |
| キーワード(3)（和/英） | 優先度 / priority |
| キーワード(4)（和/英） | 優先度逆転 / priority inversion |
| 第 1 著者 氏名（和/英） | 笹川 雄二郎 / Yujiro SASAGAWA |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Computer Science, Graduate School of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 松谷 宏紀 / Hiroki MATSUTANI |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Computer Science, Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 山崎 信行 / Nobuyuki YAMASAKI |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Computer Science, Graduate School of Science and Technology, Keio University |
| 発表年月日 | 2011-11-30 |
| 資料番号 | CPSY2011-50 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |