| 講演名 | 2011-11-30 VLSIの製造バラつきと経年劣化を考慮したアダプティブフィールドテストにおけるパス選択法に関する考察(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-) 柏崎 智史, 細川 利典, 吉村 正義, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,製造テストで正常VLSIと判定されるが,出荷後の使用環境で経年劣化の結果,出荷時の遅延時間に対して微小な遅延が発生し,不良VLSIとなるものが存在することが問題となっている.経年劣化のために発生した欠陥を検出するために,フィールドテストが提案されている.しかしながら,フィールドテストではテスト実行時間の観点から微小遅延故障を網羅的に検出するためのテストを実行することは困難である.それゆえ,効果的に微小遅延故障を検出するためには,フィールドテストで対象とするテスト対象パスの選択が重要である.従来のテスト対象パス選択法は,トランジスタ毎の経年劣化と設計段階でのパスの遅延時間を考慮してフィールドテスト用のパスを選択するというものであった.それゆえ,設計段階でのクリティカルパスがフィールドテストで選択される傾向にある.しかしながら,この手法はVLSIを製造した際に生じる製造バラつきを考慮していない.本論文では,アダプティブフィールドテストにおいて,製造バラつきと経年劣化を考慮したテスト対象パス選択法を提案する.ISCAS'89ベンチマーク回路での実験結果で,設計時にはクリティカルパスでなかったパスが,製造バラつきと経年劣化の結果クリティカルパスとなるケースが存在することと,テスト対象パスに対しテスト生成を行いその遷移故障検出率を示す. |
| 抄録(英) | It has the problem that good VLSIs in production testing become defective VLSIs in the fields because small delays on signal lines are caused by aging deterioration. Some field test methods have been proposed to detect defects caused by aged deterioration. However, it is difficult to detect small delay faults comprehensively in field testing from the view point of test application time. Therefore, it is important to select target paths to detect small delay faults effectively in field testing. On field testing, target path selection methods based on path delay at design phase and aging degradation have been proposed. They tend to select critical paths at design phase. However, these methods do not consider process variation caused when VLSIs are manufactured. In this paper, we propose a target path selection method based on process variation and aging degradation on an adaptive field testing. Experimental results for ISCAS'89 benchmark circuits show that there exist such cases that paths which are not critical at design phase become critical after manufacturing due to process variation and aging degradation and run test generation for target paths and then the determine transition fault coverage. |
| キーワード(和) | 製造バラつき / フィールドテスト / パス選択 / 経年劣化 |
| キーワード(英) | process variation / field test / path selection / aging degradation |
| 資料番号 | VLD2011-85,DC2011-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2011/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | VLSIの製造バラつきと経年劣化を考慮したアダプティブフィールドテストにおけるパス選択法に関する考察(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A study on path selection results of an adaptive field test with process variation and aging degradation for VLSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 製造バラつき / process variation |
| キーワード(2)（和/英） | フィールドテスト / field test |
| キーワード(3)（和/英） | パス選択 / path selection |
| キーワード(4)（和/英） | 経年劣化 / aging degradation |
| 第 1 著者 氏名（和/英） | 柏崎 智史 / Satoshi KASHIWAZAKI |
| 第 1 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 2 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 吉村 正義 / Masayoshi YOSHIMURA |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2011-11-30 |
| 資料番号 | VLD2011-85,DC2011-61 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |