講演名 2011-11-28
省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
森本 浩之, 後藤 弘明, 藤原 宗, 中村 和之,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) オペアンプ回路のオフセット補正を、製造後に可能にする新規回路方式を開発した。クローズド・ループ型の補正フィードバック方式を開発し、精度を維持しつつ高速な補正動作を実現した。また、補正のための付加回路の面積の大半を占めるD/Aコンバーター回路には、Folded-Alternated Resistor String DACを開発した。これにより従来タイプのDACに比べて同等の精度でありながら、半分以下の面積と低消費電力化を実現した。0.35um標準CMOSプロセスによる試作を行い、実測を行った結果、校正によりオフセットが1.5mV以下に抑えられることを確認した。
抄録(英) This paper describes the development of a circuit system that enables the offset calibration of an op-amp circuit after production. A closed-loop feedback system was developed to realize high-speed and accurate offset calibration action. For the D/A converter which occupies most of the area for the additional calibration circuit, the Folded-Alternated Resistor String DAC was developed. This reduced the area by and realized low power consumption while maintaining the same accuracy as a conventional type of DAC. The fabrication with standard 0.35μm CMOS, followed by actual measurement, has confirmed that the offset can be confined to no more than 1.5mV using the new calibration circuit. With this technique, miniaturization of a whole op-amp system can be achieved, because the layout size of each circuit consisting of op-amps can be reduced when using this offset correction circuit.
キーワード(和) オペアンプ / オフセット / 校正 / D/Aコンバーター / 抵抗ストリング
キーワード(英) Op-amp / offset / calibration / D/A converter / Resistor sting
資料番号 VLD2011-65,DC2011-41
発行日

研究会情報
研究会 DC
開催期間 2011/11/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Dependable Computing (DC)
本文の言語 JPN
タイトル(和) 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
サブタイトル(和)
タイトル(英) CMOS Op-amp Offset Calibration Technique Using Closed Loop Offset Amplifier and Folded-Alternated Resistor String DAC
サブタイトル(和)
キーワード(1)(和/英) オペアンプ / Op-amp
キーワード(2)(和/英) オフセット / offset
キーワード(3)(和/英) 校正 / calibration
キーワード(4)(和/英) D/Aコンバーター / D/A converter
キーワード(5)(和/英) 抵抗ストリング / Resistor sting
第 1 著者 氏名(和/英) 森本 浩之 / Hiroyuki Morimoto
第 1 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
第 2 著者 氏名(和/英) 後藤 弘明 / Hiroaki Goto
第 2 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
第 3 著者 氏名(和/英) 藤原 宗 / Hajime Fujiwara
第 3 著者 所属(和/英) 新日本無線株式会社北九州デザインセンター
New Japan Radio Co. Ltd.
第 4 著者 氏名(和/英) 中村 和之 / Kazuyuki Nakamura
第 4 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
発表年月日 2011-11-28
資料番号 VLD2011-65,DC2011-41
巻番号(vol) vol.111
号番号(no) 325
ページ範囲 pp.-
ページ数 6
発行日