| 講演名 | 2011/10/17 HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般) 阿部 晋矢, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 携帯機器の駆動時間や発熱が問題となる現代,低電力化を意識したLSI設計が必要である.半導体の微細化技術の向上のため,ゲート遅延に対する配線遅延の割合が増加し,配線遅延を考慮した設計も必要である。システムLSIの設計手法として高位合成があるが,低電力化と配線遅延の双方を意識した高位合成としてHDRアーキテクチャを対象とした複数電源電圧指向の高位合成がある.しかし,これはスケジューリング/FUバインディングの際,直接的に消費エネルギーを最小化するのではなく,実行時間の最小化を目的とすることで2次的に消費エネルギーを削減している.本稿では,HDRアーキテクチャを対象とした,複数電源電圧を考慮した消費エネルギーの最小化を目的とするスケジューリング/FUバインディングを提案する.計算機実験により提案手法は,従来のレジスタ分散型アーキテクチャと比較して最大45.1%程度消費エネルギーを削減でき,従来のHDRアーキテクチャを対象とした手法と比較して最大15.9%程度消費エネルギーを削減できることを確認した. |
| 抄録(英) | As buttery runtime and overheating problems for portable devices become unignorable, energy-aware LSI design is strongly required. Moreover, an interconnect delay should be explicitly considered there because it exceeds a gate delay as the semiconductor devices are downsized. We must take account of energy efficiency and interconnect delay even in high-level synthesis. Recently, a huddle-based distributed-register architecture (HDR architecture), which is a kind of island-based distributed-register architecture for multi-cycle interconnect communications, and its associated synthesis algorithm have been proposed. The algorithm is composed of scheduling/FU binding, huddling, unhuddling, and floorplanning. However, the original scheduling/FU binding does not minimize energy consumption directly but minimizes execution time. In this paper we propose a new scheduling/FU binding algorithm whose purpose is the minimization of energy consumption considering multiple supply voltages for HDR architectures. Experimental results show that our algorithm achieves 45.1 % energy-saving compared with the conventional distributed-register architectures and conventional algorithms, and 15.9 % energy-saving compared with the conventional algorithm for HDR architecture. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | Vol.2011-SLDM-152 No.17 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/10/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | HDRアーキテクチャを対象とした複数電源電圧指向の低電力化高位合成手法(プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Multiple Supply Voltages aware High-level Synthesis for HDR architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 阿部 晋矢 / SHIN-YA ABE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / MASAO YANAGISAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Dept. of Electronic and Photonic Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2011/10/17 |
| 資料番号 | Vol.2011-SLDM-152 No.17 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 258 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |