| 講演名 | 2011-09-27 データを直接回路化したパターン認識装置の性能比較評価(アプリケーション) 佐藤 祐輔, 安永 守利, 相部 範之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は超高速(ナノ秒オーダ)なパターン認識装置の実利用を目的としてDDI(Direct Data Implementation)方式を提案している.DDIは既知のパターンを直接論理回路として埋め込むことでサンプルパターンと同数の並列度を有するパターン認識専用回路を構成できる手法である.本報告では、前回の報告で試作したFPGAの消費電力測定用ボードを用いた消費電力評価に加え、処理速度、回路規模を含めたDDIの性能評価を行った.その結果、DDIは従来の並列処理によるパターン認識回路に比べてパターン認識処理に必要なエネルギーが約74分の1、処理速度は120倍、回路規模は約1.4倍であることがわかった. |
| 抄録(英) | We have proposed a novel architecture called "Direct Data Implementation (DDI)" aiming for a super high-speed recognition system. DDI is composed of dedicated circuits that have the same parallelism as the number of sample patterns by embedding known patterns directly to logic circuits. In this paper, we evaluated the power consumption, processing speed and circuit size of DDI implemented in the FPGAs on the prototype board made in the latest report. As a result, we have measured that DDI requires about 1/74 times less energy, 120 times higher processing speed and about 1.4 times larger circuit size than the traditional parallel pattern recognition circuits. |
| キーワード(和) | FPGA / パターン認識 / 並列処理 / 消費電力 / 回路規模 / 処理速度 |
| キーワード(英) | FPGA / Pattern Recognition / Parallel Processing / Power Consumption / Circuit Size / Processing Speed |
| 資料番号 | RECONF2011-39 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データを直接回路化したパターン認識装置の性能比較評価(アプリケーション) |
| サブタイトル（和） | |
| タイトル（英） | Performance Comparison of the Pattern-Recognition Hardware Using Data-Direct-Implementation Approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | パターン認識 / Pattern Recognition |
| キーワード(3)（和/英） | 並列処理 / Parallel Processing |
| キーワード(4)（和/英） | 消費電力 / Power Consumption |
| キーワード(5)（和/英） | 回路規模 / Circuit Size |
| キーワード(6)（和/英） | 処理速度 / Processing Speed |
| 第 1 著者 氏名（和/英） | 佐藤 祐輔 / Yusuke SATO |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 第 2 著者 氏名（和/英） | 安永 守利 / Moritoshi YASUNAGA |
| 第 2 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 第 3 著者 氏名（和/英） | 相部 範之 / Noriyuki AIBE |
| 第 3 著者 所属（和/英） | 筑波大学大学院システム情報工学部 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 発表年月日 | 2011-09-27 |
| 資料番号 | RECONF2011-39 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 218 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |