| 講演名 | 2011-09-27 ダイナミックリコンフィギャラブルシステムSTPエンジンを用いた適応型Viterbi復号器の設計と実装(アプリケーション) 岸本 有玄, 戸井 崇雄, 宮島 敬明, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 畳み込み符号の復号方法であるViterbiアルゴリズムをハードウェア上で実装する際に、拘束長や復号精度の変化などの複数の条件に適応させる場合、複数の回路構成を用いる必要が出てくることとなり、結果として余分なコストと消費電力がかかることとなった。FPGAを用いてハードウェア構成を変化させて対応する方法も存在するが、回路構成の書き換えに時間がかかるという問題点も存在した。本研究では動的再構成が可能なリコンフィギャラブルシステムであるSTPエンジンの上で拘束長3から7の間のViterbiアルゴリズムを実装し、状況に応じて回路構成を変更するシステムを提案する。具体的には、リコンフィギャラブルシステムを用いることで、一定のSN比に対するビット誤り率の閾値の設定を行って拘束長を変動させて評価を行った。その結果、最低5.07Mbpsのスループットを実現し、回路の書き換えが頻繁に行われる状況では、最高の性能の拘束長を用いる状況と比較して、回線のクオリティを保ちながら10-140%程の回線速度向上を確認した。 |
| 抄録(英) | Implementing Viterbi Algorithm that is the decoding method of Convolutional code on hard-wired logic, in order to various decode conditon by changing the constraint length or decode precisions, dedicated hardware circuits for each condition are required and switched resulting extra cost and consuming power. Although this redundant hardware can be omitted by replacing the hard-wired logic on FPGA (Field Programmable Gate Array), the time for loading configuration data often takes milliseconds and causes too long system stall. In this paper, we implemented the Viterbi algorithm whose constraint length are from 3 to 7 on Dynamic Reconfigurable System STP Engine and replaced them according to the condition. A certain threshold of BER (Bit Error Rate) is set for a fixed SNR (Signal Noise Rate) and Viterbi decoder with multiple constraint lengths is simulated. In the result of evalutation when the at least 5.07Mbps thorough put is eusured even with frequent recofiguration was performed, the thorough put is improved by 10-140% compared with the case when a constraint length of the best performance is only utilized. |
| キーワード(和) | リコンフィギャラブルプロセッサ / ビタビ復号 / ソフトウェア無線 |
| キーワード(英) | Reconfigurable Processor / Viterbi Decode / Software-Defined Radio |
| 資料番号 | RECONF2011-38 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ダイナミックリコンフィギャラブルシステムSTPエンジンを用いた適応型Viterbi復号器の設計と実装(アプリケーション) |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of Adaptive Viterbi Decoder Using Dynamic Reconfigurable System STP Engine |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルプロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | ビタビ復号 / Viterbi Decode |
| キーワード(3)（和/英） | ソフトウェア無線 / Software-Defined Radio |
| 第 1 著者 氏名（和/英） | 岸本 有玄 / Yuken KISHIMOTO |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculity of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 戸井 崇雄 / Takao TOI |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculity of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 宮島 敬明 / Takaaki MIYAJIMA |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculity of Science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Faculity of Science and Technology, Keio University |
| 発表年月日 | 2011-09-27 |
| 資料番号 | RECONF2011-38 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 218 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |