| 講演名 | 2011-09-27 マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク) 柴田 誠也, 安藤 友樹, 本田 晋也, 冨山 宏之, 高田 広章, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,我々がこれまで開発してきた,FPGA向け組込みマルチプロセッサシステムの設計を効率化するためのシステムレベル設計環境SystemBuilderと,それを用いた複数のFPGA上システム設計事例を紹介する.SystemBuilderは,プロセッサや専用ハードウェアへの割り当てを考えない高い抽象度で記述された機能記述と,ハードウェアアーキテクチヤ,および機能とハードウェア間のマッピングを人力として,組込みマルチプロセッサシステムの実装記述を自動合成する.合成結果は,SystemBuilderが生成する外部ツール用設定ファイルを用いることで,手間なくシミュレーションやFPGA上で実行することが出来る.機能のマッピング変更,実装および評価の繰り返しを容易化することで,要求を満たすマッピングを探索する期間を短縮する.SystemBuilderを用いた設計事例として,AES暗号化,JPEGデコーダおよびMPEG-4デコーダの3つをそれぞれFPGA上に実装した. |
| 抄録(英) | This paper presents a system-level multiprocessor design toolkit: SystemBuilder. SystemBuilder enables system designers to design multiprocessor system on a chips (MPSoCs) and to explore the design space efficiently. In the system-level design, system designers start from describing the functionalities of embedded systems as processes and channels, and iterates mapping of them to hardware architectures and evaluation of them. Processes and channels represent concurrent computation components and communication among processes, respectively. SystemBuilder helps designers evaluate mappings of a system by automatically generating implementation of the mappings for an FPGA. In order to demonstrate efficiency of SystemBuilder, we show three case studies on system design on AES encryption, JPEG decoder and MPEG-4 decoder. |
| キーワード(和) | システムレベル設計 / マルチプロセッサ / 組込みシステム / FPGA / 設計事例 |
| キーワード(英) | System-Level Design / MPSoC / Embedded Systems / RTOS |
| 資料番号 | RECONF2011-32 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク) |
| サブタイトル（和） | |
| タイトル（英） | Case Studies on an FPGA with System-Level Multiprocessor Design Toolset |
| サブタイトル（和） | |
| キーワード(1)（和/英） | システムレベル設計 / System-Level Design |
| キーワード(2)（和/英） | マルチプロセッサ / MPSoC |
| キーワード(3)（和/英） | 組込みシステム / Embedded Systems |
| キーワード(4)（和/英） | FPGA / RTOS |
| キーワード(5)（和/英） | 設計事例 |
| 第 1 著者 氏名（和/英） | 柴田 誠也 / Seiya SHIBATA |
| 第 1 著者 所属（和/英） | 名古屋大学大学院情報科学研究科:日本学術振興会 Graduate School of Information Science, Nagoya University:JSPS |
| 第 2 著者 氏名（和/英） | 安藤 友樹 / Yuki ANDO |
| 第 2 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
| 第 3 著者 氏名（和/英） | 本田 晋也 / Shinya HONDA |
| 第 3 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
| 第 4 著者 氏名（和/英） | 冨山 宏之 / Hiroyuki TOMIYAMA |
| 第 4 著者 所属（和/英） | 立命館大学理工学部電子情報デザイン学科 College of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 高田 広章 / Hiroaki TAKADA |
| 第 5 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science, Nagoya University |
| 発表年月日 | 2011-09-27 |
| 資料番号 | RECONF2011-32 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 218 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |