| 講演名 | 2011-09-26 自己組織化マップを用いたFPGA配置手法の提案(設計技術・アーキテクチャ) 友成 恭章, 尼崎 太樹, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGA(Field Programmable Gate Array)の論理ブロックは格子状に規則正しく並んでいるため,セル配置処理は組合せ最適化問題であるスロット配置問題として定式化できる.配置問題ソルバの選択肢として焼きなまし法(Simulated Annealing, SA)が挙げられるが,FPGAの集積規模向上と共に実行時間が問題となる.Kohonenにより提案されたSOM(Self Organizing feature Maps)は教師信号なし近傍競合学習アルゴリズムであり,ベクトルで表現された人力集合をその類似度に応じて出力空間へと写像することを特徴としている.SOMは巡回セールスマン問題にも適用されており,SAよりも短い時間で同程度の解の質を得ることに成功している.そこで我々は自己組織化マップSOMのFPGA配置問題への適用を試みる.人力ベクトルをクラスタリング後のネットリストより生成し,出力空間を格子状に並んだ論理ブロックで構成する.本稿では上記の定義の基にバッチ型学習則を用いた配置手法を提案する.計算機実験よりSAと同程度の総配線長,および配線トラック数を得られることがわかった. |
| 抄録(英) | Cell placement is an important phase of current FPGA(Field Programmable Gate Array) circuit design. However, this placement problem is NP-hard. Although nondeterministic algorithms such as Simulated Annealing(SA) are successful in slolving this problem, they are known to be slow. In this paper, we introduce a new neural network approach to placement problem of FPGA. The used network is a Kohonen self-organising map. A connection relation ship of cluster-level netlists is converted to a a set of appropriate input vectors. These vectors which have higher dimensionality are fed to the self-organizing map at random to map themselves onto a 2-dimensional plane of the regular chip. The key feature is that som algorithm perform the cell placement to minimize total connection length in the circuit. In this paper, we evaluate our placement tool using some benchmark circuits. |
| キーワード(和) | FPGA配置問題 / 自己組織化マップ / SOM |
| キーワード(英) | FPGA placement / Self-Organizing Maps / SOM |
| 資料番号 | RECONF2011-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 自己組織化マップを用いたFPGA配置手法の提案(設計技術・アーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | FPGA placement based on Self-Organized Map |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA配置問題 / FPGA placement |
| キーワード(2)（和/英） | 自己組織化マップ / Self-Organizing Maps |
| キーワード(3)（和/英） | SOM / SOM |
| 第 1 著者 氏名（和/英） | 友成 恭章 / Yasuaki TOMONARI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2011-09-26 |
| 資料番号 | RECONF2011-26 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 218 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |