| 講演名 | 2011-09-26 標準CMOSロジックプロセスで実現する不揮発性化した再構成デバイスの検討(デバイスアーキテクチャ) 国光 修司, 寺内 衛, 谷川 一哉, 弘中 哲夫, 佐藤 正幸, 石黒 隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,新しい再構成デバイスであるMPLDにおいて,不揮発性PLDを実現するための検討を行う.MPLDは,メモリベースの再構成デバイスであり基本素子であるMLUTを論理と配線の双方として用いることによりFPGAと同等の機能を実現する.そのMLUTが現在SRAMで構成されていることに着目し,そこに不揮発性メモリを適用することで不揮発性MPLDを実現する.その際,MPLDは動作時にメモリの非同期読み出しを行うことや,不揮発性メモリの書き込みに高い電圧が必要なことから,単純なメモリの置き換えだけでは不揮発性MPLDを実現できない.また,フラッシュメモリの専用プロセスを用いることでコストが上がるという問題点がある.そこで,標準ロジックプロセスのみで不揮発性を実現できるメモリを検討し,各制御回路を設計した.シミュレーション結果より,MPLDを不揮発性化した際,MPLDとしての動作が可能なことを確認した. |
| 抄録(英) | In this paper, we consider the realization of nonvolatile PLD, based on the new reconfigurable device architecture MPLD. MPLD (Memory based PLD) realize LUT and switch function equivalent in FPGA by using MLUT ( Multi-directional Look Up Tables) as its fundamental element. In the conventional implementation SRAM cell arrays are used in implementing MLUTs. In this paper, we replace the SRAM cell with nonvolatile memory cells to implement the nonvolatile MPLD. In that case, simply replacing the memory cell arrays are not enough to implement non-volatile MPLD. This is because MPLD requires asynchronous memory read operations on logic mode, and high voltages on writing the non-volatile memory cell arrays. Moreover, there is a problem that the cost goes up by using a flash memory process. So we considered designing the MLUT by using a nonvolatile memory that is possible to manufacture in the standard CMOS logic process, and designed the control circuits for it. Prom the simulation result, we confirmed MPLD with a nonvolatile characteristic can function as a normal MPLD. |
| キーワード(和) | MPLD / メモリ / 不揮発性 / 標準ロジックプロセス / シミュレーション |
| キーワード(英) | MPLD / memory / nonvolatile / standard logic process / simulation |
| 資料番号 | RECONF2011-23 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2011/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 標準CMOSロジックプロセスで実現する不揮発性化した再構成デバイスの検討(デバイスアーキテクチャ) |
| サブタイトル（和） | |
| タイトル（英） | Feasibility study of Nonvolatile Reconfigurable Device by using a Standerd CMOS logic process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPLD / MPLD |
| キーワード(2)（和/英） | メモリ / memory |
| キーワード(3)（和/英） | 不揮発性 / nonvolatile |
| キーワード(4)（和/英） | 標準ロジックプロセス / standard logic process |
| キーワード(5)（和/英） | シミュレーション / simulation |
| 第 1 著者 氏名（和/英） | 国光 修司 / Shuji KUNIMITSU |
| 第 1 著者 所属（和/英） | 広島私立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 寺内 衛 / Mamoru TERAUCHI |
| 第 2 著者 所属（和/英） | 広島私立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 3 著者 所属（和/英） | 広島私立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 4 著者 所属（和/英） | 広島私立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 佐藤 正幸 / Masayuki SATO |
| 第 5 著者 所属（和/英） | 太陽誘電株式会社 Taiyo Yuden Co., Ltd |
| 第 6 著者 氏名（和/英） | 石黒 隆 / Takashi ISHIGURO |
| 第 6 著者 所属（和/英） | 太陽誘電株式会社 Taiyo Yuden Co., Ltd |
| 発表年月日 | 2011-09-26 |
| 資料番号 | RECONF2011-23 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 218 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |