| 講演名 | 2011/8/18 ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用) 杉崎 絵美子, 宮田 俊敬, 大島 康礼, 外園 明, 安達 甘奈, 宮野 清孝, 辻井 秀二, 川中 繁, 稲葉 聡, 井谷 孝治, 飯沼 俊彦, 豊島 義明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ナノスケール世代のMOSFETのスケーリングにおいては、ソースドレインエクステンション(SDE)不純物プロファイル設計の重要性が益々注目され、多くの検討が行われている。本論文では、ナノスケールpMOSFETにおける、急峻SDE形成にプラズマドーピングとレーザースパイクアニールを適用し、従来のイオン注入技術によるデバイスと比較を行った。その結果、プラズマドーピングと高温レーザーアニールを組み合わせて作製したデバイスでは、急峻なBのプロファイル形成を実現することができ、かつチャネル領域でのHaloドーピングの効率を増加できることが実証された。 |
| 抄録(英) | The importance of impurity profile design for Source/Drain Extension (SDE) is widely recognized for deeply scaled MOSFET. In this paper, novel SDE formation scheme in planar pMOSFET is discussed using Plasma Doping (PD) and Laser Spike Annealing (LSA), comparing with conventional Ion Implantation (I/I) technique. It is found that the combination of PD and high-temperature LSA can realize the abrupt boron profile and an additive efficiency of halo doping in channel region. |
| キーワード(和) | MOSFET / プラズマドーピング / レーザースパイクアニール / Haloドーピング |
| キーワード(英) | MOSFET / Plasma Doping / Laser Spike Annealing / Halo doping |
| 資料番号 | ICD2011-43,SDM2011-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/8/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Plasma Doping and Laser Spike Annealing Technique for Steep SDE Formation in nano-scale MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MOSFET / MOSFET |
| キーワード(2)（和/英） | プラズマドーピング / Plasma Doping |
| キーワード(3)（和/英） | レーザースパイクアニール / Laser Spike Annealing |
| キーワード(4)（和/英） | Haloドーピング / Halo doping |
| 第 1 著者 氏名（和/英） | 杉崎 絵美子 / Emiko SUGIZAKI |
| 第 1 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 宮田 俊敬 / Toshitaka MIYATA |
| 第 2 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 大島 康礼 / Yasunori OSHIMA |
| 第 3 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Semiconductor & Storage Products Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 外園 明 / Akira HOKAZONO |
| 第 4 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 安達 甘奈 / Kanna ADACHI |
| 第 5 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 宮野 清孝 / Kiyotaka MIYANO |
| 第 6 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 辻井 秀二 / Hideji TSUJII |
| 第 7 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Semiconductor & Storage Products Company, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 川中 繁 / Shigeru KAWANAKA |
| 第 8 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 稲葉 聡 / Satoshi INABA |
| 第 9 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 井谷 孝治 / Takaharu ITANI |
| 第 10 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Semiconductor & Storage Products Company, Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 飯沼 俊彦 / Toshihiko IINUMA |
| 第 11 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Semiconductor & Storage Products Company, Toshiba Corporation |
| 第 12 著者 氏名（和/英） | 豊島 義明 / Yoshiaki TOYOSHIMA |
| 第 12 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate Research and Development Center, Toshiba Corporation |
| 発表年月日 | 2011/8/18 |
| 資料番号 | ICD2011-43,SDM2011-75 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 188 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |