| 講演名 | 2011/8/18 Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用) 近藤 佳之, 川中 繁, 安達 甘奈, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Datta-Das型スピントランジスタ(SFET)において電荷の充放電によるアクティブパワーと遅延時間の見積もりを行った。我々はSFETによって構成されるNOT回路の構成をはじめて提案し、またSFETのみで論理演算が可能となることを示した。NittaらによるRashbaパラメータαの実験結果(PRL78(7),pp.l335,(1997).)と1D Schrodinger-Poisson方程式の解を用いることにより、SFETの動作原理に基づくインバーター回路のアクティブエネルギーとその遅延時間が計算され得る。我々の提案したインバーター回路によるアクティブエネルギーは同寸法のCMOS回路のエネルギーの最小限界を下回るという結果を得た。 |
| 抄録(英) | We report the results of power-performance analysis of Datta-Das spin transistor (SFET) in this paper. Here, we proposed the SFET logic circuit element which is theoretically identical to conventional CMOS device. The power performance was calculated by making use of an experimental measurements of Rashba parameter a by Nitta et al. (PRL 78(7),pp.1335,(1997).), and our analytical method with ID Schrodinger-Poisson equation. From our study on the SFET-inverter circuits, it was found that its active energy was below that of a theoretical minimum limit of CMOS circuits composed of same dimension MOSFETs. |
| キーワード(和) | 低消費電力デバイス / スピントランジスタ / スピン軌道相互作用 / 電力遅延積 / CMOS / スピントロニクス |
| キーワード(英) | Low-Power Devices / Spin Transistor / Spin-Orbit Interaction / Power-Delay Product / CMOS / Spintronics |
| 資料番号 | ICD2011-42,SDM2011-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/8/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Power-Performance Estimation of Datta-Das Spin Transistor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力デバイス / Low-Power Devices |
| キーワード(2)（和/英） | スピントランジスタ / Spin Transistor |
| キーワード(3)（和/英） | スピン軌道相互作用 / Spin-Orbit Interaction |
| キーワード(4)（和/英） | 電力遅延積 / Power-Delay Product |
| キーワード(5)（和/英） | CMOS / CMOS |
| キーワード(6)（和/英） | スピントロニクス / Spintronics |
| 第 1 著者 氏名（和/英） | 近藤 佳之 / Yoshiyuki KONDO |
| 第 1 著者 所属（和/英） | 株式会社東芝デバイスプロセス開発センター Device Process Development Center, Corporate R&D Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 川中 繁 / Shigeru KAWANAKA |
| 第 2 著者 所属（和/英） | 株式会社東芝デバイスプロセス開発センター Device Process Development Center, Corporate R&D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 安達 甘奈 / Kanna ADACHI |
| 第 3 著者 所属（和/英） | 株式会社東芝デバイスプロセス開発センター Device Process Development Center, Corporate R&D Center, Toshiba Corporation |
| 発表年月日 | 2011/8/18 |
| 資料番号 | ICD2011-42,SDM2011-74 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 188 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |