講演名 | 2011/8/18 MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路のパターン面積の検討(低電圧/低消費電力技術,新デバイス・回路とその応用) 林 隆程, 渡辺 重佳, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 再構成可能な2~6入力の論理回路のパターン設計を初めて行い、MOSダブルゲート型トランジスタ(DG)、CNT型トランジスタ(CNT)、両者の組み合わせ(DG and CNT)で設計した場合のパターン面積、製造コスト、実現論理の種類等を比較した。 |
抄録(英) | Pattern area for 2~6 input reconfigurable logic circuit with double-gate (DG), Carbon-Nano-Tube (CNT), double-gate and Carbon-Nano-Tube (DG and CNT) has been newly estimated. Pattern area and number of logic dependence on input number of logic circuit has been analyzed. |
キーワード(和) | MOSダブルゲート型トランジスタ / CNT型トランジスタ / 再構成可能 / 論理回路 / パターン面積 |
キーワード(英) | MOS double gate transistor / CNT transistor / reconfigurable logic / logic circuit / pattern area |
資料番号 | ICD2011-41,SDM2011-73 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2011/8/18(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路のパターン面積の検討(低電圧/低消費電力技術,新デバイス・回路とその応用) |
サブタイトル(和) | |
タイトル(英) | Study of pattern area for reconfigurable logic circuit with DG/CNT transistor |
サブタイトル(和) | |
キーワード(1)(和/英) | MOSダブルゲート型トランジスタ / MOS double gate transistor |
キーワード(2)(和/英) | CNT型トランジスタ / CNT transistor |
キーワード(3)(和/英) | 再構成可能 / reconfigurable logic |
キーワード(4)(和/英) | 論理回路 / logic circuit |
キーワード(5)(和/英) | パターン面積 / pattern area |
第 1 著者 氏名(和/英) | 林 隆程 / Takamichi HAYASHI |
第 1 著者 所属(和/英) | 湘南工科大学大学院工学研究科 Department of Engineering Research, Shonan Institute of Technology |
第 2 著者 氏名(和/英) | 渡辺 重佳 / Shigeyoshi WATANABE |
第 2 著者 所属(和/英) | 湘南工科大学情報工学科 Department of Information Science, Shonan Institute of Technology |
発表年月日 | 2011/8/18 |
資料番号 | ICD2011-41,SDM2011-73 |
巻番号(vol) | vol.111 |
号番号(no) | 188 |
ページ範囲 | pp.- |
ページ数 | 4 |
発行日 |