| 講演名 | 2011-06-30 GMMを用いた前景分離LSIアーキテクチャの開発(システムと信号処理及び一般) 八木 竜, 梶本 智仁, 西谷 隆夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 演算量が大幅に削減できるWalsh変換領域前景分離に基づいたIP-COREの一部を設計した.設計した部分はHDTVサイズの動画を対象に多重解像混合ガウス分布モデル(GMM)による前景分離機能であり,GMMをシングルガウシアン(SGM)のマルチスレッド並列処理専用プロセッサとして実現した.アーキテクチャを設計する際に,条件判定により異なった処理が必要となるガウス特徴量算出式を変形して等価的にスペキュレーション実行することで,円滑なパイプライン構造化を図った.この結果,処理効率の向上を果たし,100MHzクロックという実時間高速処理と3フレームメモリ以下という小型化が実現できる見通しを得た. |
| 抄録(英) | The main part of an IP-CORE based on a Foreground Segmentation algorism which reduces a lot of the processing amount by using Walsh Transform domain, is designed. The designed part is on the multi-resolution GMM for HDTV pictures. The designed architecture employs application specific multi-processor approach for GMM. Every processor element employs pipeline processing where the inclusion judgment of Gaussian is carried out so as not to disturb pipeline processing, by introducing simple speculation steps. These steps can be derived from the conditional processing equations. The designed IP-CORE can be estimated to realize real-time HDTV Foreground Segmentation at the clock speed of 100MHz with less than three HDTV frame memories. |
| キーワード(和) | 前景分離 / GMM / 変換領域 / 並列処理 / スペキュレーション実行 |
| キーワード(英) | Foreground Segmentation / GMM / Multi-thread Parallel Computation / Pipeline / Speculation Implement |
| 資料番号 | CAS2011-5,VLD2011-12,SIP2011-34,MSS2011-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/6/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | GMMを用いた前景分離LSIアーキテクチャの開発(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Architecture Development of Foreground Segmentation LSI Using GMM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 前景分離 / Foreground Segmentation |
| キーワード(2)（和/英） | GMM / GMM |
| キーワード(3)（和/英） | 変換領域 / Multi-thread Parallel Computation |
| キーワード(4)（和/英） | 並列処理 / Pipeline |
| キーワード(5)（和/英） | スペキュレーション実行 / Speculation Implement |
| 第 1 著者 氏名（和/英） | 八木 竜 / Ryo YAGI |
| 第 1 著者 所属（和/英） | 首都大学東京 Tokyo Metropolitan University |
| 第 2 著者 氏名（和/英） | 梶本 智仁 / Tomohito KAJIMOTO |
| 第 2 著者 所属（和/英） | 首都大学東京 Tokyo Metropolitan University |
| 第 3 著者 氏名（和/英） | 西谷 隆夫 / Takao NISHITANI |
| 第 3 著者 所属（和/英） | 首都大学東京 Tokyo Metropolitan University |
| 発表年月日 | 2011-06-30 |
| 資料番号 | CAS2011-5,VLD2011-12,SIP2011-34,MSS2011-5 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 103 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |