講演名 2011-06-30
マグネトロンスパッタ法で作製したZnO系透明導電膜の電気的特性に対するバッファレイヤー挿入効果(材料デバイスサマーミーティング)
野本 淳一, 平野 友康, 宮田 俊弘, 南 内嗣,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 直流マグネトロンスパッタ法を用いて作製するZnO系透明導電膜の基板上での抵抗率分布の改善及び低抵抗率化を目的として、極めて薄いZnO系透明導電膜をバッファ層として用いる新規なマグネトロンスパッタ成膜技術を開発した。バッファ層である極薄ZnO系透明導電膜は、低抵抗率ZnO系透明導電膜を作製するために通常用いられる焼結体ターゲットの表面を強く酸化した状態でスパッタして作製された。基板温度200℃において膜厚10nmバッファ層を挿入した総膜厚150nmのGZO及びAZO薄膜において、約3×10^<-4>Ωcmの低抵抗率かつ抵抗率分布の大幅な低減を実現できた
抄録(英) Improvements of obtainable lowest resistivity as well as spatial resistivity distribution on the substrate surface in Al- or Ga-doped ZnO (AZO or GZO) thin films prepared by a newly developed deposition technique using an MS apparatus were successfully achieved by inserting a very thin buffer layer between the thin films and the glass substrates. The buffer layer was deposited by sputtering a target surface that was more strongly oxidized than is usually the case during conventional d.c. or r.f. superimposed d.c. magnetron sputtering (dc-MS or rf+dc-MS) depositions optimized to obtain lower resistivity. A minimum resistivity of approximately 3×10^<-4>Ωcm was obtained in 150-nm-thick-GZO and -AZO thin films that had a 10-nm-thick-buffer layer prepared at 200℃.
キーワード(和) ZnO / AZO / GZO / マグネトロンスパッタ法 / バッファ層
キーワード(英) ZnO / AZO / GZO / Magnetron sputtering / Buffer layer
資料番号 EMD2011-11,CPM2011-47,OME2011-25
発行日

研究会情報
研究会 CPM
開催期間 2011/6/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Component Parts and Materials (CPM)
本文の言語 JPN
タイトル(和) マグネトロンスパッタ法で作製したZnO系透明導電膜の電気的特性に対するバッファレイヤー挿入効果(材料デバイスサマーミーティング)
サブタイトル(和)
タイトル(英) Electrical Property Improvement by Inserting a Buffer Layer in Impurity-Doped ZnO Transparent Electrodes Prepared by Magnetron Sputtering Depositions
サブタイトル(和)
キーワード(1)(和/英) ZnO / ZnO
キーワード(2)(和/英) AZO / AZO
キーワード(3)(和/英) GZO / GZO
キーワード(4)(和/英) マグネトロンスパッタ法 / Magnetron sputtering
キーワード(5)(和/英) バッファ層 / Buffer layer
第 1 著者 氏名(和/英) 野本 淳一 / Jun-ichi NOMOTO
第 1 著者 所属(和/英) 金沢工大O.E.D.S.R&Dセンター
O.E.Device System R&D Center, Kanazawa I.T.
第 2 著者 氏名(和/英) 平野 友康 / Tomoyasu HIRANO
第 2 著者 所属(和/英) 金沢工大O.E.D.S.R&Dセンター
O.E.Device System R&D Center, Kanazawa I.T.
第 3 著者 氏名(和/英) 宮田 俊弘 / Toshihiro MIYATA
第 3 著者 所属(和/英) 金沢工大O.E.D.S.R&Dセンター
O.E.Device System R&D Center, Kanazawa I.T.
第 4 著者 氏名(和/英) 南 内嗣 / Tadatsugu MINAMI
第 4 著者 所属(和/英) 金沢工大O.E.D.S.R&Dセンター
O.E.Device System R&D Center, Kanazawa I.T.
発表年月日 2011-06-30
資料番号 EMD2011-11,CPM2011-47,OME2011-25
巻番号(vol) vol.111
号番号(no) 109
ページ範囲 pp.-
ページ数 5
発行日