講演名 2011-03-04
3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
チャシン マルコ, 内田 裕之, 萩本 有哉, 宮崎 崇史, 大川 猛, 池野 理門, 松本 祐教, 居村 史人, 菊地 克弥, 鈴木 基史, 仲川 博, 青柳 昌宏,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) LSIの高性能化のために3次元積層LSIが期待されているが、その開発ではチップ間信号の増加やシステムの複雑度の増大により機能及び性能検証が困難になると考えられる。そこで、多段積層可能な高速FPGA搭載ボードに各LSIチップを、又ボード間貫通信号にチップ間信号をマッピングし、積層LSI同様のスケーラビリティと数10MHzの高速動作で3次元積層LSIの検証を実現するプロトタイピング・システムを開発した。
抄録(英)
キーワード(和) 3次元積層LSI / プロトタイピング・システム / インターコネクト / FPGA
キーワード(英)
資料番号 VLD2010-145
発行日

研究会情報
研究会 VLD
開催期間 2011/2/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム(アーキテクチャ設計2,システムオンシリコンを支える設計技術)
サブタイトル(和)
タイトル(英) A scalable prototyping system for 3D-stacked LSI development
サブタイトル(和)
キーワード(1)(和/英) 3次元積層LSI
キーワード(2)(和/英) プロトタイピング・システム
キーワード(3)(和/英) インターコネクト
キーワード(4)(和/英) FPGA
第 1 著者 氏名(和/英) チャシン マルコ / Marco Chacin
第 1 著者 所属(和/英) 株式会社トプスシステムズ
第 2 著者 氏名(和/英) 内田 裕之 / Hiroyuki Uchida
第 2 著者 所属(和/英) 株式会社トプスシステムズ
第 3 著者 氏名(和/英) 萩本 有哉 / Michiya Hagimoto
第 3 著者 所属(和/英) 株式会社トプスシステムズ
第 4 著者 氏名(和/英) 宮崎 崇史 / Takashi Miyazaki
第 4 著者 所属(和/英) 株式会社トプスシステムズ
第 5 著者 氏名(和/英) 大川 猛 / Takeshi Ohkawa
第 5 著者 所属(和/英) 株式会社トプスシステムズ
第 6 著者 氏名(和/英) 池野 理門 / Rimon Ikeno
第 6 著者 所属(和/英) 株式会社トプスシステムズ
第 7 著者 氏名(和/英) 松本 祐教 / Yukoh Matsumoto
第 7 著者 所属(和/英) 株式会社トプスシステムズ
第 8 著者 氏名(和/英) 居村 史人 / Fumito Imura
第 8 著者 所属(和/英) 独立行政法人産業技術総合研究所
第 9 著者 氏名(和/英) 菊地 克弥 / Katsuya Kikuchi
第 9 著者 所属(和/英) 独立行政法人産業技術総合研究所
第 10 著者 氏名(和/英) 鈴木 基史 / Motohiro Suzuki
第 10 著者 所属(和/英) 独立行政法人産業技術総合研究所
第 11 著者 氏名(和/英) 仲川 博 / Hiroshi Nakagawa
第 11 著者 所属(和/英) 独立行政法人産業技術総合研究所
第 12 著者 氏名(和/英) 青柳 昌宏 / Masahiro Aoyagi
第 12 著者 所属(和/英) 独立行政法人産業技術総合研究所
発表年月日 2011-03-04
資料番号 VLD2010-145
巻番号(vol) vol.110
号番号(no) 432
ページ範囲 pp.-
ページ数 5
発行日