講演名 | 2011-03-03 メモリアクセス高速化のための回路自動生成の一手法(高位設計,システムオンシリコンを支える設計技術) 岸田 和也, 神戸 尚志, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムLSIでは、大規模なデータをメモリからアクセスすることが多く、メモリアクセス回路のアーキテクチャ設計が重要となっている。本文では、ハードウエアにおける再利用性が少ないメモリアクセスについてパイプライン回路の自動生成方法を提案し、再利用性があるメモリアクセスに対する「レジスタ化」と統合したメモリアクセスアーキテクチャを提案し、実際の回路に適用し、その有効性を確認する。 |
抄録(英) | In system LSI, large-scale data is accessed from off-chip memory in many cases, and the architecture design of the memory access circuit is important. In this paper, the automatic generation method of the pipeline circuit for data access with low reusability is proposed. Moreover, this method is integrated with "register-ization" to reusable data access, it is applied to some circuits, and their performances are evaluated. |
キーワード(和) | メモリアクセス / パイプライン化 / レジスタ化 / Bach Cシステム / ビタビ探索 |
キーワード(英) | memory access / pipelining / registerization / Bach C system / Viterbi search |
資料番号 | VLD2010-130 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2011/2/23(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | メモリアクセス高速化のための回路自動生成の一手法(高位設計,システムオンシリコンを支える設計技術) |
サブタイトル(和) | |
タイトル(英) | A Circuit Synthesis for High Speed Memory Access in System LSI |
サブタイトル(和) | |
キーワード(1)(和/英) | メモリアクセス / memory access |
キーワード(2)(和/英) | パイプライン化 / pipelining |
キーワード(3)(和/英) | レジスタ化 / registerization |
キーワード(4)(和/英) | Bach Cシステム / Bach C system |
キーワード(5)(和/英) | ビタビ探索 / Viterbi search |
第 1 著者 氏名(和/英) | 岸田 和也 / Kazuya KISHIDA |
第 1 著者 所属(和/英) | 近畿大学大学院総合理工学研究科 Graduate School of Science and Engineering, Kinki University |
第 2 著者 氏名(和/英) | 神戸 尚志 / Takashi KAMBE |
第 2 著者 所属(和/英) | 近畿大学理工学部電気電子工学科 School of Science and Engineering, Kinki University |
発表年月日 | 2011-03-03 |
資料番号 | VLD2010-130 |
巻番号(vol) | vol.110 |
号番号(no) | 432 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |