| 講演名 | 2011-03-03 Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価(論理設計1,システムオンシリコンを支える設計技術) 岩井 克彦, 小島 憲司, 汐崎 充, 浅川 俊介, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,暗号回路には電力差分解析(Differential Power Analysis:DPA)に代表されるサイドチャネル攻撃に対する耐タンパ性を考慮したLSI設計が求められ,いくつか対策手法が提案されている.しかし,これらの対策手法はDPA耐性を有する一方,WDDL方式には寄生容量のバランスをとる特殊な配線CADが必要,RSL方式にはイネーブル信号による特別なタイミング検証が必要と実装面に欠点があり,DPA耐性と実装面の両立が困難であった.我々が提案するDomino-RSL方式はDPA耐性を有し,特別なタイミング制御を必要とせず汎用ツールを用いた設計,レイアウトが可能である.今回,Domino-RSL方式を適用したDES暗号回路を0.18μm CMOSプロセスを用いて設計試作を行ったので,その設計フローとDPA耐性を実証した結果を報告する. |
| 抄録(英) | Some secure DPA-resistant techniques to protect from Side-Channel Attack such as Differential Power Analysis (DPA) have been proposed. However, these techniques can achieve DPA-resistance whereas special CADs are required to design cryptographic circuits. For example, the WDDL technique requires special CAD to balance wiring capacitance. And, the RSL technique requires special CAD to control the timing to activate the logics for enabling signals. We have proposed a DPA-resistant Domino-RSL technique, which can design and implement cryptographic circuits using the standard CAD tool easily. The DES circuit was designed and fabricated with 0.18μm CMOS technology. This paper presents the design flow and DPA-resistant evaluation results. |
| キーワード(和) | サイドチャネル攻撃 / DPA / CPA / WDDL / RSL / Domino-RSL / Design Compiler / SIS / SASEBO |
| キーワード(英) | Side-Channel Attack / DPA / CPA / WDDL / RSL / Domino-RSL / Design Compiler / SIS / SASEBO |
| 資料番号 | VLD2010-126 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/2/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価(論理設計1,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Security Evaluation of DPA-Resistant DES Circuit utilizing Domino-RSL technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-Channel Attack |
| キーワード(2)（和/英） | DPA / DPA |
| キーワード(3)（和/英） | CPA / CPA |
| キーワード(4)（和/英） | WDDL / WDDL |
| キーワード(5)（和/英） | RSL / RSL |
| キーワード(6)（和/英） | Domino-RSL / Domino-RSL |
| キーワード(7)（和/英） | Design Compiler / Design Compiler |
| キーワード(8)（和/英） | SIS / SIS |
| キーワード(9)（和/英） | SASEBO / SASEBO |
| 第 1 著者 氏名（和/英） | 岩井 克彦 / Katsuhiko IWAI |
| 第 1 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Technology, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 小島 憲司 / Kenji KOJIMA |
| 第 2 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Technology, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 汐崎 充 / Mitsuru SHIOZAKI |
| 第 3 著者 所属（和/英） | 立命館大学大学院総合理工学研究機構 Research Organization of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 浅川 俊介 / Syunsuke ASAGAWA |
| 第 4 著者 所属（和/英） | 立命館大学理工学部 Department of Science and Engineering, Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 藤野 毅 / Takeshi FUJINO |
| 第 5 著者 所属（和/英） | 立命館大学理工学部 Department of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2011-03-03 |
| 資料番号 | VLD2010-126 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 432 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |