| 講演名 | 2011-03-02 準相補MOSを用いたデジタル回路の低消費電力化設計(低電力設計,システムオンシリコンを支える設計技術) 曽和 修一, 金子 峰雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | モバイル機器の発達や,電子機器の高性能化などによる回路規模の増大により,LSI設計において,消費電力を考慮に入れた設計は必須のものとなっている。現在のLSI設計において主流であるCMOSでは,完全相補の特徴上,すべての入力パターンに対して必ず出力に'0'もしくは'1'の値が割り当たっている。そのため,出力がドントケアである入力パターンに対しても値が割り当たっており,無駄なスイッチングが起こっていた。本稿ではCMOS論理回路を一旦合成した後に,「準相補MOS論理ゲート」と名付けた,特定の入力パターンに対して,前の出力値をそのまま保持する機能を持つ論理ゲートへの置き換えを行うことで,デジタル回路におけるスイッチング頻度の削減を図る。 |
| 抄録(英) | It is prerequisite for LSI design to consider the power consumption because of the rapid increase of the power consumption due to the increase of on-chip circuit size, and the growing demand for mobile IT devices having long-time operations. In a conventional CMOS gate, its output always takes either '0' or '1' depending on its input pattern. Even if the gate output is "don't care" for all primary outputs, the gate output may change from '0' to '1' or '1' to '0'. Such gate transition can be considered as wasted switching activity. In our approach, we will try to suppress those wasted switching activity by introducing Quasi-Complementary MOS (Q-CMOS) gate whose output can take not only '0' and '1' but also "uncharge" (keeping previous output) depending on its input pattern. As the first attempt to design logic circuit including Q-CMOS gates, an incremental replacement with Q-CMOS gate has been implemented, and the potential of Q-CMOS gate in suppressing switching activity has been tested. |
| キーワード(和) | 低消費電力 / 準相補MOS論理ゲート / ドントケア / 論理合成 |
| キーワード(英) | Power Reduction / Quasi-complementary MOS logic Gate / Don't Care / Logic Synthesis |
| 資料番号 | VLD2010-122 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/2/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 準相補MOSを用いたデジタル回路の低消費電力化設計(低電力設計,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Low Power Design of Digital Circuits using Quasi-complementary MOS Gates |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / Power Reduction |
| キーワード(2)（和/英） | 準相補MOS論理ゲート / Quasi-complementary MOS logic Gate |
| キーワード(3)（和/英） | ドントケア / Don't Care |
| キーワード(4)（和/英） | 論理合成 / Logic Synthesis |
| 第 1 著者 氏名（和/英） | 曽和 修一 / Shuichi SOWA |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2011-03-02 |
| 資料番号 | VLD2010-122 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 432 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |