講演名 | 2011-03-02 スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法(低電力設計,システムオンシリコンを支える設計技術) 嶋田 吉倫, 史 又華, 戸川 望, 柳澤 政生, 大附 辰夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿ではVLIW型ASIPを対象としたハードウェア/ソフトウェア(HW/SW)ASIP協調合成システムSPADESにおける消費エネルギー削減手法を提案する.ASIPにおいて命令メモリが占める消費エネルギーの割合は大きく,命令メモリの消費エネルギー削減が課題となっている.そこで我々は,SPADESを対象としたスクラッチパッドメモリアーキテクチャと,コード配置最適化手法を提案する.提案するスクラッチパッドメモリアーキテクチャは,プログラムカウンタによりスクラッチパッドメモリへ配置するデータを判別する.コード配置最適化手法は,アプリケーションCFGから消費エネルギー最小となるコード配置とスクラッチパッドメモリのサイズを決定する.これにより命令メモリのアクセス数を削減し,消費エネルギーを削減することができる.計算機実験により,メモリを含むプロセッサ全体で平均47.9%の消費エネルギー削減を確認した. |
抄録(英) | In this paper, we propose an energy-efficient ASIP synthesis method using scratchpad memory. Due to the fact that a significant amount of power is consumed in the instruction memory, how to develop energy-efficient memory structure becomes important in reducing the overall power consumption of the system. Our method is based on the idea of using scratchpad memory with code placement optimization. The proposed memory architecture can copy data from instruction memory to scratchpad meory under the control of on-chip program counter. With an inputted application CFG, the proposed code placement optimization is used to decide both the code allocations and the required scratchpad memory size for energy minimization. By doing this, the total energy consumption could be reduced as the number of instruction memory accesses is reduced. Experimental results on Mediabench are included to show the effectiveness of the proposed method, in which on average 47.9% energy consumption could be reduced. |
キーワード(和) | ASIP / 消費エネルギー / スクラッチパッドメモリ / 命令メモリ |
キーワード(英) | ASIP / energy consumption / scratchpad memory / instruction memory |
資料番号 | VLD2010-120 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2011/2/23(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | スクラッチパッドメモリとコード配置最適化による低消費エネルギーASIP合成手法(低電力設計,システムオンシリコンを支える設計技術) |
サブタイトル(和) | |
タイトル(英) | An Energy-efficient ASIP Synthesis Method Using Scratchpad Memory and Code Placement Optimization |
サブタイトル(和) | |
キーワード(1)(和/英) | ASIP / ASIP |
キーワード(2)(和/英) | 消費エネルギー / energy consumption |
キーワード(3)(和/英) | スクラッチパッドメモリ / scratchpad memory |
キーワード(4)(和/英) | 命令メモリ / instruction memory |
第 1 著者 氏名(和/英) | 嶋田 吉倫 / Yoshinori SHIMADA |
第 1 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University |
第 2 著者 氏名(和/英) | 史 又華 / Youhua SHI |
第 2 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University |
第 3 著者 氏名(和/英) | 戸川 望 / Nozomu TOGAWA |
第 3 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University |
第 4 著者 氏名(和/英) | 柳澤 政生 / Masao YANAGISAWA |
第 4 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University |
第 5 著者 氏名(和/英) | 大附 辰夫 / Tatsuo OHTSUKI |
第 5 著者 所属(和/英) | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Conmputer Science and Engineering, Waseda University |
発表年月日 | 2011-03-02 |
資料番号 | VLD2010-120 |
巻番号(vol) | vol.110 |
号番号(no) | 432 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |