| 講演名 | 2011-03-02 柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法(プロセッサ設計,システムオンシリコンを支える設計技術) 多和田 雅師, 柳澤 政生, 大附 辰夫, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 通常,多階層キャッシュにおいてL1キャッシュは置換ポリシとしてLRUを持つが,下位階層のキャッシュの置換ポリシはハードウェアコストの低いFIFOなどを用いることが普通である.本稿ではL1キャッシュでLRUをキャッシュ置換ポリシとし,L2キャッシュでFIFOをキャッシュ置換ポリシとして持つ2階層キャッシュの高速なシミュレーションの手法を提案する.提案手法はL1命令キャッシュ,L1データキャッシュの一方を固定し,L2キャッシュを含めたキャッシュシミュレーションを複数回行う.キャッシュの性質を利用し,結果を正しく予測できるシミュレーションを省略することで高速化する.計算機実験により手法の有効性を評価する. |
| 抄録(英) | In hierarchical cache configurations, L1 cache uses LRU as cache replacement policy but L2 and/or L3 caches use FIFO due to its low hardware cost. This paper proposes a fast cache configuration simulation method for hierarchical cache configurations composed of LRU-based L1-cache and FIFO-based L2-cache. In our proposed method, we fix L1 data cache and simulate several L1 instruction cache configurations and L2 unified cache configurations simultaneously with varying their cache parameters. By using L1/L2 cache properties, we can skip to simulate several cache configurations but can obtain exact cache hit/miss counts for all the L1/L2 cache configurations. Experimental evaluations demonstrate that our proposed method boosts up the simulation speed by up to 1900 times. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2010-118 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/2/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法(プロセッサ設計,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Exact, Fast and Flexible Two-level Cache Simulation for Embedded Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 多和田 雅師 / Masashi TAWADA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Dept. of Electronic and Photonic Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科情報理工学専攻 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2011-03-02 |
| 資料番号 | VLD2010-118 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 432 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |