| 講演名 | 2011-03-02 マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術) 内田 充哉, 谷口 一徹, 冨山 宏之, 福井 正博, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究では,マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法を提案する.近年消費電力の削減が問題となっており,特にリーク電力の削減が非常に重要な課題となっている.リーク電力削減を実現するためには,不要な回路モジュールの電源をOFFにするパワーゲーティングが有効な手段として知られている.そこで,本研究では細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法を提案する.提案する命令スケジューリング手法はマルチサイクル演算に対応し,0-1線形整数計画として定式化されている.評価実験より,性能優先命令スケジューリングが必ずしも消費電力最小命令スケジューリングが得られるとは限らないことが確認された. |
| 抄録(英) | Reducing energy consumption is a crucial for the embedded system design, and especially, the leakage energy reduction is now big problem for the low power design. In order to reduce the leakage energy at standby time, power gating scheme is well known as a promising technique to realize partial power shutdown. However, the power gating usually causes cycle and energy overheads. In this paper, we propose energy aware instruction scheduling considering multi cycle instructions for fine gained power gated VLIW processors. Proposed scheduling algorithm is formulated by 0-1 ILP (integer linear programming). |
| キーワード(和) | 命令スケジューリング / 低消費電力化 / VLIW型プロセッサ / パワーゲーティング / 0-1線形整数計画問題 |
| キーワード(英) | Instruction Scheduling / Low Power Design / VLIW Processors / Power Gating / 0-1Integer Linear Programming |
| 資料番号 | VLD2010-117 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/2/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Energy-Aware Instruction Scheduling for Fine-Grained Power-Gated VLIW Processors with Multi-Cycle Instructions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 命令スケジューリング / Instruction Scheduling |
| キーワード(2)（和/英） | 低消費電力化 / Low Power Design |
| キーワード(3)（和/英） | VLIW型プロセッサ / VLIW Processors |
| キーワード(4)（和/英） | パワーゲーティング / Power Gating |
| キーワード(5)（和/英） | 0-1線形整数計画問題 / 0-1Integer Linear Programming |
| 第 1 著者 氏名（和/英） | 内田 充哉 / Mitsuya UCHIDA |
| 第 1 著者 所属（和/英） | 立命館大学理工学部電子情報デザイン学科 College of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 谷口 一徹 / Ittestu TANIGUCHI |
| 第 2 著者 所属（和/英） | 立命館大学理工学部電子情報デザイン学科 College of Science and Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 冨山 宏之 / Hiroyuki TOMIYAMA |
| 第 3 著者 所属（和/英） | 立命館大学理工学部電子情報デザイン学科 College of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 福井 正博 / Masahiro FUKUI |
| 第 4 著者 所属（和/英） | 立命館大学理工学部電子情報デザイン学科 College of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2011-03-02 |
| 資料番号 | VLD2010-117 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 432 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |