| 講演名 | 2011-04-19 3次元集積化技術を利用した高スループットコンピューティング向け1 Tbyte/s 1 GbitマルチコアDRAMアーキテクチャ(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 小埜 和夫, 柳川 善光, 小田部 晃, 関口 知紀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | マルチコアCPUとの3次元積層により,高スループットコンピューティングを可能にする超高バンド幅,大容量キャッシュDRAMを提案する。バンド幅を高めるため,(1)5段パイプラインを持っマルチコアDRAMアーキテクチャ,(2)8 nsサイクル動作を実現するアーリーバーライト方式,(3)TSVを用いた16Gbit/s高速I/Fの3技術を適用した。45nmの汎用DRAMプロセスを仮定した回路シミュレーションにより,バンド幅1 Tbyte/s,容量1 GbitのキャッシュDRAMを平均消費電力19.5W,チップ面積は52mm^2で実現できることを確認した。 |
| 抄録(英) | A novel multicore DRAM architecture with an ultra high bandwidth and a large capacity is proposed for high throughput computing application. The proposed architecture uses three techniques; 1) 5-stage pipelined 16-DRAM cores, 2) an early bar write scheme for an 8-ns cycle array operation, 3) 16-Gbit/s I/O circuit on each 32 through-silicon-via pairs/DRAM core. We confirmed by the circuit simulation assuming 45-nm 1-Gbit chip that the proposed architecture achieves 1-Tbyte/s bandwidth with 19.5-W power consumption. The chip area is estimated to be 52 mm^2. |
| キーワード(和) | DRAM / 3次元積層 / シリコン貫通ビア / スループットコンピューティング |
| キーワード(英) | DRAM / 3-D integration / through silicon via / high throughput computing |
| 資料番号 | ICD2011-15 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/4/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元集積化技術を利用した高スループットコンピューティング向け1 Tbyte/s 1 GbitマルチコアDRAMアーキテクチャ(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | 1-Tbyte/s 1-Gbit Multicore DRAM Architecture using 3-D Integration for High-throughput Computing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | 3次元積層 / 3-D integration |
| キーワード(3)（和/英） | シリコン貫通ビア / through silicon via |
| キーワード(4)（和/英） | スループットコンピューティング / high throughput computing |
| 第 1 著者 氏名（和/英） | 小埜 和夫 / Kazuo ONO |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 柳川 善光 / Yoshimitsu YANAGAWA |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 小田部 晃 / Akira KOTABE |
| 第 3 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 関口 知紀 / Tomonori SEKIGUCHI |
| 第 4 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2011-04-19 |
| 資料番号 | ICD2011-15 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 6 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |