| 講演名 | 2011-04-19 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 大内 真一, 遠藤 和彦, 柳 永〓, 松川 貴, 中川 格, 石川 由紀, 塚田 順一, 山内 洋美, 関川 敏弘, 小池 汎平, 坂本 邦博, 昌原 明植, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、ランダムばらつきに起因する故障ビットを救済する機能を持つFinFET SRAMについて提案する。このSRAMアレイにおいては、6トランジスタSRAMセルのパスゲートに閾値可変型FinFETを用いる。読出し動作においては、このパスゲートの閾値電圧は徐々に下げられ、センスアンプでデータが検出されると同時に初期値に戻される。この動的閾値制御によって、パスゲート閾値電圧が読出しの都度最適化され、読出し時間と読出し安定性のトレードオフがセル毎に最適化される。結果として、ランダムばらつきに対する耐性が大幅に向上し、スケーリングの進んだプロセスを用いてもシステムの動作電圧が低減可能となる。この技術は、微細化の進んだプロセスでの電源電圧低減に有効である。実験とシミュレーションによって効果を確認した結果、ゲート長20nmのLSTP(Low Standby Power)プロセスにおいて、0.5V動作時に2ns程度で読出し動作が可能であることが示唆された. |
| 抄録(英) | This article presents a FinFET SRAM which salvages malfunctioned bits caused by random variation. In the presenting SRAM array, pass gates (PGs) of a 6-transistor SRAM cell consist of tunable-threshold-voltage (Vt) FinFETs. The Vt of those PGs is gradually lowered from a initial value during the read process. Once a datum is detected from a sense amplifier, the Vt is restored to the initial value. By this dynamic threshold-voltage control of PGs, the best Vt for each cell is automatically chosen, and the trade-off relationship between read speed and read margin is optimized in each cell. This technique is effective to reduce supply voltage in a scaled process. The experimental and simulation results suggest that this technique will enable 0.5V operation at read delay within 2ns in an L_g-20nm low-standby-power (LSTP) technology. |
| キーワード(和) | 閾値可変型FinFET / 6T-SRAM / ランダムばらつき / SNM |
| キーワード(英) | variable-threshold-voltage FinFET / 6T-SRAM / random variation / SNM |
| 資料番号 | ICD2011-11 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2011/4/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | 0.5-V FinFET SRAM Using Dynamic-Threshold-Voltage Pass Gates |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 閾値可変型FinFET / variable-threshold-voltage FinFET |
| キーワード(2)（和/英） | 6T-SRAM / 6T-SRAM |
| キーワード(3)（和/英） | ランダムばらつき / random variation |
| キーワード(4)（和/英） | SNM / SNM |
| 第 1 著者 氏名（和/英） | 大内 真一 / Shin-ichi O'uchi |
| 第 1 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 2 著者 氏名（和/英） | 遠藤 和彦 / Kazuhiko Endo |
| 第 2 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 3 著者 氏名（和/英） | 柳 永〓 / Yongxun Liu |
| 第 3 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 4 著者 氏名（和/英） | 松川 貴 / Takashi Matsukawa |
| 第 4 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 5 著者 氏名（和/英） | 中川 格 / Tadashi Nakagawa |
| 第 5 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 6 著者 氏名（和/英） | 石川 由紀 / Yuki Ishikawa |
| 第 6 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 7 著者 氏名（和/英） | 塚田 順一 / Junichi Tsukada |
| 第 7 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 8 著者 氏名（和/英） | 山内 洋美 / Hiromi Yamauchi |
| 第 8 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 9 著者 氏名（和/英） | 関川 敏弘 / Toshihiro Sekigawa |
| 第 9 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 10 著者 氏名（和/英） | 小池 汎平 / Hanpei Koike |
| 第 10 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 11 著者 氏名（和/英） | 坂本 邦博 / Kunihiro Sakamoto |
| 第 11 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 第 12 著者 氏名（和/英） | 昌原 明植 / Meishoku Masahara |
| 第 12 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門 |
| 発表年月日 | 2011-04-19 |
| 資料番号 | ICD2011-11 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | 6 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |