| 講演名 | 2011-03-03 自己組織化ニューラルネットワークのための動的再構成プラットフォーム(ハードウェア,画像処理,ソフトコンピューティング,一般) 田向 権, 関根 優年, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,自己組織化ニューラルネットワークのための動的再構成可能なプラットフォームを提案する.提案するプラットフォームでは,ハードウェア部は,オブジェクト指向言語の開発環境に組み込まれ,hardware objectとして操作することが可能である.オブジェクトの生成と同時にFPGA内の仮想回路空間にロードされたhardware objectは,自己組織化ニューラルネットワークの演算を高速化する.本報告では,2種類の勝者決定仮想回路,2種類の距離演算仮想回路を設計し,これらを組合せ,4種類の自己組織化ニューラルネットワークを実装した.実験により,ソフトウェア実装に比べて,提案するプラットフォームは100倍程度の演算能力があることを示した.さらに,提案プラットフォームは,FPGA内部の仮想回路を入れ替えることで,ソフトウェア実装と同様に,簡単に学習の種類を変更可能である.従って,提案プラットフォームは,ハードウェアの高速性とソフトウェアの柔軟性を併せ持つ. |
| 抄録(英) | In this paper, we propose a dynamically reconfigurable platform for self-organizing neural network hardware. In the proposed platform, a hardware unit can be handled as a hardware object in object-oriented design. The hardware object is loaded into the FPGA's virtual hardware circuit space, and accelerates the calculation of self-organizing neural networks. We design two types of the distance calculation, a winner-take-all and a rough-winner-take-all virtual hardware circuit as common parts of self-organizing neural networks. By combining them, we realize four types of self-organizing neural network. Experimental results show that the implemented self-organizing neural network hardware achieves about 100 times faster than the software implementation. Besides, the proposed platform can change its learning mode easily as well as the software implementation. Therefore, the proposed platform features both of the speed of hardware and the flexibility of software. |
| キーワード(和) | 自己組織化マップ / ニューラルネットワーク / 粗い勝者決定 / ベクトル量子化 / FPGA / hw/sw複合体 |
| キーワード(英) | Self-organizing map / Neural networks / Rough-winner-take-all / Vector quantization / FPGA / hw/sw complex system / Reconfigurable platform |
| 資料番号 | SIS2010-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2011/2/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 自己組織化ニューラルネットワークのための動的再構成プラットフォーム(ハードウェア,画像処理,ソフトコンピューティング,一般) |
| サブタイトル（和） | |
| タイトル（英） | Dynamically reconfigurable platform for self-organizing neural networks |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 自己組織化マップ / Self-organizing map |
| キーワード(2)（和/英） | ニューラルネットワーク / Neural networks |
| キーワード(3)（和/英） | 粗い勝者決定 / Rough-winner-take-all |
| キーワード(4)（和/英） | ベクトル量子化 / Vector quantization |
| キーワード(5)（和/英） | FPGA / FPGA |
| キーワード(6)（和/英） | hw/sw複合体 / hw/sw complex system |
| 第 1 著者 氏名（和/英） | 田向 権 / Hakaru TAMUKOH |
| 第 1 著者 所属（和/英） | 東京農工大学大学院工学研究院先端電気電子部門 Institute of Engineering, Tokyo University of Agriculture and Technology |
| 第 2 著者 氏名（和/英） | 関根 優年 / Masatoshi SEKINE |
| 第 2 著者 所属（和/英） | 東京農工大学大学院工学研究院先端電気電子部門 Institute of Engineering, Tokyo University of Agriculture and Technology |
| 発表年月日 | 2011-03-03 |
| 資料番号 | SIS2010-55 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 445 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |