| 講演名 | 2011-03-19 超小型組込みボードを用いた暗号処理の並列化に関する研究(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011) 熊木 武志, 黒川 悠一朗, 藤野 毅, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | インターネットが生活基盤として定着し,ネットワーク経由にて秘匿化の必要性がある情報をやり取りする機会が増加している.この際,情報の安全性を高めるためには暗号化が必須の処理の一つとなるが,取り扱う情報の大容量化,ネットワーク転送速度の高速化,ワイヤレス化に伴い暗号化処理を行うプロセッサにはこれまで以上に高速処理や低消費電力が求められている.従来のプロセッサは,暗号化処理の対象となるデータを,いかに逐次的に高速処理するかが追求されてきた.しかし最近では,平文データそのものを複数個用意し,平文単体の暗号化にはビットシリアル処理を用いるために時間を必要とするものの,並列化することによって,スループットを向上させるビットスライス実装が注目を浴びている.本論文では,これまでRISCプロセッサやx86プロセッサでの実装報告が多かった暗号処理のビットスライス実装を,超小型組み込みボードであるBeagleBoardに実装することで,その効果を検証した.実装アルゴリズムには,AESを選択し,32並列のビットスライス処理を実装したところ,通常の逐次AES暗号化と比較して約2.7倍の処理速度向上を確認した.また,x86プロセッサと暗号化における消費電力を比較したところ,約10倍とエネルギー効率に優れていることが分かった. |
| 抄録(英) | Recently, almost every person has a mobile phone and notebook PC, and uses the Internet for sending and receiving several informations. Thus, mobile appliances need to apply private information security technology, especially cipher algorithm processing, for protection against the leakage of personal information. Additionally, low power dissipation and fast processing are also required-capability for mobile equipment. For improving processing speed, "bitslice implementation method" have been exploited to increase encrypting/decrypting parallelism. The encrypting/decrypting performance depend linearly upon the processing parallelism in the bitslice implementation. Conventional researches for bitslice implementation are often used several high performance processor, such as RISC processor and x86 processor. In this paper, we presents effective bitslice encryption method, which is used an ultra-compact single-board computer. In the AES implementation, the value of encryption throughput for parallel bitslice AES processing is about 2.7 times faster than that of the single AES implementation. Furthermore, the ultra-compact single-board computer can improve the performance per watt by a factor 10 in comparison to a conventional x86 processor. |
| キーワード(和) | 暗号化 / AES / ビットスライス実装 / 並列処理 / 組み込みプロセッサ / 低消費電力 |
| キーワード(英) | Encryption / AES / Bitslice processing / Parallel processing / Embedded processor / Low power consumption |
| 資料番号 | CPSY2010-79,DC2010-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2011/3/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超小型組込みボードを用いた暗号処理の並列化に関する研究(並列処理技術,組込み技術とネットワークに関するワークショップETNET2011) |
| サブタイトル（和） | |
| タイトル（英） | A study on parallel cryptographic processing with ultra-compact single-board computer |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 暗号化 / Encryption |
| キーワード(2)（和/英） | AES / AES |
| キーワード(3)（和/英） | ビットスライス実装 / Bitslice processing |
| キーワード(4)（和/英） | 並列処理 / Parallel processing |
| キーワード(5)（和/英） | 組み込みプロセッサ / Embedded processor |
| キーワード(6)（和/英） | 低消費電力 / Low power consumption |
| 第 1 著者 氏名（和/英） | 熊木 武志 / Takeshi KUMAKI |
| 第 1 著者 所属（和/英） | 立命館大学理工学部 Department of Science and Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 黒川 悠一朗 / Yuichiro KUROKAWA |
| 第 2 著者 所属（和/英） | 立命館大学大学院理工学研究科 Graduate School of Science and Technology, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 藤野 毅 / Takeshi FUJINO |
| 第 3 著者 所属（和/英） | 立命館大学理工学部 Department of Science and Engineering, Ritsumeikan University |
| 発表年月日 | 2011-03-19 |
| 資料番号 | CPSY2010-79,DC2010-78 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |