| 講演名 | 2011-02-14 メモリテストプロセッサを用いたDDR3メモリモジュールテスタの開発(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般) 浅川 毅, 松埜 智, 土屋 秀和, 関 達也, 熊澤 慎一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | メモリモジュールメーカでは,品質を保証するために製造したメモリモジュールをテストする必要がある.しかし,市販されているメモリモジュールテスタは高価であることや,低コストのものは任意のテストパターンの作成が行えないなどの問題がある.そこで我々は評価とテストに対する自由度があり,低コストなメモリモジュールテスタの開発を行なった.このテスタでは,メモリテストアルゴリズムに基づくメモリテストプロセッサとDDR3メモリモジュールインタフェースをFPGAに実装している.本稿では,開発したDDR3メモリモジュールテスタについて述べ,更に試作したテスタを使用した評価結果を報告する. |
| 抄録(英) | The testing for the memory module is necessary to warrant the quality in the memory module manufacturer. However, there are problems that the LSI tester is expensive and the low cost one can't generate the arbitrary test patterns. Then, we developed a low-cost memory module tester with flexibility for the memory test and the evaluation. The memory test processor based on memory testing algorithm and the DDR3 memory module interface are implemented on FPGA in the tester. In this paper, we explain the architecture of the developed DDR3 memory module tester. In addition, we report on the evaluation result using the prototype. |
| キーワード(和) | LSIテスト / FPGA / DDR3 / メモリモジュール |
| キーワード(英) | LSI testing / FPGA / DDR3 / memory module |
| 資料番号 | DC2010-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2011/2/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メモリテストプロセッサを用いたDDR3メモリモジュールテスタの開発(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | The development of the DDR3 memory module tester used on memory test processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | LSIテスト / LSI testing |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | DDR3 / DDR3 |
| キーワード(4)（和/英） | メモリモジュール / memory module |
| 第 1 著者 氏名（和/英） | 浅川 毅 / Takeshi ASAKAWA |
| 第 1 著者 所属（和/英） | 東海大学大学院工学研究科 Graduate school of engineering, Tokai university |
| 第 2 著者 氏名（和/英） | 松埜 智 / Satoshi MATSUNO |
| 第 2 著者 所属（和/英） | 東海大学大学院工学研究科 Graduate school of engineering, Tokai university |
| 第 3 著者 氏名（和/英） | 土屋 秀和 / Hidekazu TSUCHIYA |
| 第 3 著者 所属（和/英） | 株式会社日立ハイテクエンジニアリングサービス Hitachi High-Tech Engineering Service Corporation |
| 第 4 著者 氏名（和/英） | 関 達也 / Tatsuya SEKI |
| 第 4 著者 所属（和/英） | 株式会社テクニカ Technica Co.Ltd |
| 第 5 著者 氏名（和/英） | 熊澤 慎一 / Shinichi KUMAZAWA |
| 第 5 著者 所属（和/英） | 株式会社テクニカ Technica Co.Ltd |
| 発表年月日 | 2011-02-14 |
| 資料番号 | DC2010-59 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 413 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |