講演名 | 2011-01-17 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般) 陳 睿, 田中 勇樹, 魏 書剛, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 2進signed-digit(SD)数を用いた剰余演算が提案されている。従来の2進数を用いた剰余演算に比べて、演算速度が著しく改善されたが、回路面積が相対的に増大した。本論文では、剰余数系でSD数を最小SD数(Minimal Signed-Digit)表現に変換する方法を提案し、実験結果により剰余演算回路の演算量とハードウェア複雑さがそれぞれ最大64.5%と88.7%減少することを示す。また、最小SD数表現を用いた剰余演算を定係数FIRフィルタ回路に導入する応用の可能性を論ずる。 |
抄録(英) | Residue arithmetic based on a radix-two signed-digit (SD) number system was proposed. Compared to the design of conventional residue arithmetic circuit which is using binary number system, the speed of operation was significantly improved, but the area of circuit increased accordingly. This paper considers the problem about on residue arithmetic how to convert a number which is in SD representation to its minimal signed-digit (MSD) representation. Our experimental result will show that maximally the speed and the hardware complexity of residue arithmetic circuit are reduced by 64.5% and 88.7% respectively. We also discuss the possibility of implementing residue arithmetic using MSD to FIR filter. |
キーワード(和) | 剰余数系 / 最小SD数 / ディジタル数列変換 / FIRフィルタ / 定係数 |
キーワード(英) | Residue Number System(RNS) / Minimal Signed-Digit(MSD) / Digit Set Conversion / FIR Filter / Constant Coefficient |
資料番号 | VLD2010-96,CPSY2010-51,RECONF2010-65 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2011/1/10(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用(コンパイラと設計,FPGA応用及び一般) |
サブタイトル(和) | |
タイトル(英) | Residue Arithmetic and FIR Filter Design Based on Minimal Signed-Digit Number Representation |
サブタイトル(和) | |
キーワード(1)(和/英) | 剰余数系 / Residue Number System(RNS) |
キーワード(2)(和/英) | 最小SD数 / Minimal Signed-Digit(MSD) |
キーワード(3)(和/英) | ディジタル数列変換 / Digit Set Conversion |
キーワード(4)(和/英) | FIRフィルタ / FIR Filter |
キーワード(5)(和/英) | 定係数 / Constant Coefficient |
第 1 著者 氏名(和/英) | 陳 睿 / Rui CHEN |
第 1 著者 所属(和/英) | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering ,Gunma University. |
第 2 著者 氏名(和/英) | 田中 勇樹 / Yuuki TANAKA |
第 2 著者 所属(和/英) | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering ,Gunma University. |
第 3 著者 氏名(和/英) | 魏 書剛 / Shugang WEI |
第 3 著者 所属(和/英) | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering ,Gunma University. |
発表年月日 | 2011-01-17 |
資料番号 | VLD2010-96,CPSY2010-51,RECONF2010-65 |
巻番号(vol) | vol.110 |
号番号(no) | 360 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |