| 講演名 | 2011-01-17 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般) 山本 辰也, 弘中 和衛, 早川 勇輝, 木村 優之, 天野 英晴, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するための動的電源切替手法について述べる。各PEに接続されている高低の電源線は、コンテキストを基にして動的に選択される。我々はこの手法をPEの一部に適用し設計を行い、65nmプロセスで試作したチップが正常動作することを確認した。回路シミュレーションによりエネルギー削減効果は電源切替によるオーバーヘッドによって妨げられていることが判明したため、オーバーヘッドを最小にするマッピング最適化アルゴリズム"PFCM"を考案した。PFCMを適用することで、オーバーヘッドを約87%まで削減した。その結果、最大12%の消費エネルギーを削減できることがわかった。 |
| 抄録(英) | This paper describes a dynamic VDD switching technique to reduce energy dissipation of Dynamically Reconfigurable Processors. Either high or low supply is dynamically selected at each PE at the context-by-context basis. We designed a part of a PE array and applied this technique. A test chip fabricated in 65nm technology operated successfully. Detailed simulations revealed that energy reduction is hindered by energy overhead due to supply switching when we use even lower VDD. We propose a mapping optimization algorithm "PFCM" to minimize the overhead. PFCM reduced energy overhead by 87% and thereby the dynamic VDD switching technique reduced energy dissipation by up to 12%. |
| キーワード(和) | 動的リコンフィギャラブルプロセッサ / 低消費電力化 / 動的電源切替 / マッピングアルゴリズム |
| キーワード(英) | Dynamically Reconfigurable Processor / Power Reduction / Dynamic V_ |
| 資料番号 | VLD2010-92,CPSY2010-47,RECONF2010-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2011/1/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法(VLSI設計技術,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Power reduction in Dynamically Reconfigurable Processor by Dynamically V_ |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルプロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | 低消費電力化 / Power Reduction |
| キーワード(3)（和/英） | 動的電源切替 / Dynamic V_ |
| キーワード(4)（和/英） | マッピングアルゴリズム / Mapping Optimization |
| 第 1 著者 氏名（和/英） | 山本 辰也 / Tatsuya Yamamoto |
| 第 1 著者 所属（和/英） | 芝浦工業大学大学院工学研究科電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 弘中 和衛 / Kazuei Hironaka |
| 第 2 著者 所属（和/英） | 慶応義塾大学大学院 Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 早川 勇輝 / Yuki Hayakawa |
| 第 3 著者 所属（和/英） | 芝浦工業大学大学院工学研究科電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 木村 優之 / Masayuki Kimura |
| 第 4 著者 所属（和/英） | 慶応義塾大学大学院 Graduate School of Science and Technology, Keio University |
| 第 5 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 5 著者 所属（和/英） | 慶応義塾大学大学院 Graduate School of Science and Technology, Keio University |
| 第 6 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 6 著者 所属（和/英） | 芝浦工業大学大学院工学研究科電気電子情報工学専攻 Graduate School of Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2011-01-17 |
| 資料番号 | VLD2010-92,CPSY2010-47,RECONF2010-61 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 360 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |