| 講演名 | 2010-12-16 演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計(ポスター講演,学生・若手研究会) 下岡 俊介, 岩上 拓矢, 吉村 和浩, 中田 尚, 中島 康彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,高電力効率かつバイナリ互換1生を備えた演算器アレイ型アクセラレータを提案している.本アクセラレータは,未使用ユニットへ長期間パワーゲーティング適用により低消費電力を実現し,既存命令列を各演算器に写像することによりバイナリ互換性を備えている.本ポスターでは,本アクセラレータが高電力効率を実現するために必要不可欠なメモリアクセス機構の設計を報告する.本メモリアクセス機構は高速実行前に外部メモリからL1キャッシュヘデータプリフェッチを行い,高速実行中はキャッシュミスなくL1キャッシュからローカルキャッシュヘデータを供給する.メモリアクセス機構の回路規模は全体の17%となることがわかった. |
| 抄録(英) | Our previously proposed FU (functional unit) array accelerator can achieve both high energy-efficiency and binary-compatibility by exploiting maximum parallelism, using minimum necessary units to effectively map conventional codes, and gating unmapped units. This poster specifies the design of its memory access controller. Under the preparation mode, the controller prefetches data from external memory to L1 cache. In the acceleration mode, it provides data from L1 cache to local cache, enabling a zero cache miss array execution. The result shows that the memory access controller takes 17% of the total area. |
| キーワード(和) | 演算器アレイ / メモリアクセス機構 / ローカルキャッシュ / リコンフィギャラブルアーキテクチャ |
| キーワード(英) | Functional unit (FU) array / Memory access controller / Local cache / Reconfigurable architecture |
| 資料番号 | ICD2010-114 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/12/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 演算器アレイ型アクセラレータにおけるメモリアクセス機構の設計(ポスター講演,学生・若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | Design of Memory Access Controller for FU Array Accelerator(Poster Presentation) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 演算器アレイ / Functional unit (FU) array |
| キーワード(2)（和/英） | メモリアクセス機構 / Memory access controller |
| キーワード(3)（和/英） | ローカルキャッシュ / Local cache |
| キーワード(4)（和/英） | リコンフィギャラブルアーキテクチャ / Reconfigurable architecture |
| 第 1 著者 氏名（和/英） | 下岡 俊介 / Shunsuke SHITAOKA |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 岩上 拓矢 / Takuya IWAKAMI |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 吉村 和浩 / Kazuhiro YOSHIMURA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 中田 尚 / Takashi NAKADA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 5 著者 氏名（和/英） | 中島 康彦 / Yasuhiko NAKASHIMA |
| 第 5 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 発表年月日 | 2010-12-16 |
| 資料番号 | ICD2010-114 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 344 |
| ページ範囲 | pp.- |
| ページ数 | 2 |
| 発行日 | |