講演名 2010-12-16
電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
高井 康充, 橋本 昌宜, 尾上 孝雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,電源遮断構造の電源ノイズへの影響について,65nmプロセスで試作したテストチップの測定とシミュレーションより評価した結果を報告する.特に電源遮断構造を持つ回路の基板電位固定法に着目し,電源遮断されている回路のウェル容量がデカップリング容量として働くかを調査した.測定結果より,ウェル容量はRC時定数が大きく,急峻な電圧降下を低減することはできないが,基板電位を固定して電源遮断を行うことで,遮断回路のウェル容量がデカップリング容量として働き,電源ノイズ低減に貢献することを実験的に明らかにした.
抄録(英) This paper investigates the impact of power gating structure on power supply noise using 65nm test chip measurement and simulation. We focus on the body connection of power-gated circuits, and examine the contribution of a power-gated circuit as a decoupling capacitance during the sleep mode. Experimental results show that the well junction capacitance of the power-gated circuit with body-tied structure helps reduce power supply noise while a sharp drop cannot be mitigated due to its large RC time constant.
キーワード(和) オンチップ電源ノイズ / 電源遮断 / ウェル構造
キーワード(英) on-chip power supply noise / power gating / well structure
資料番号 ICD2010-109
発行日

研究会情報
研究会 ICD
開催期間 2010/12/9(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
サブタイトル(和)
タイトル(英) Evaluation of Power Gating Structures Focusing on Power Supply Noise with Measurement and Simulation
サブタイトル(和)
キーワード(1)(和/英) オンチップ電源ノイズ / on-chip power supply noise
キーワード(2)(和/英) 電源遮断 / power gating
キーワード(3)(和/英) ウェル構造 / well structure
第 1 著者 氏名(和/英) 高井 康充 / Yasumichi TAKAI
第 1 著者 所属(和/英) 大阪大学情報科学研究科
Graduate School of Information Science and Technology, Osaka University
第 2 著者 氏名(和/英) 橋本 昌宜 / Masanori HASHIMOTO
第 2 著者 所属(和/英) 大阪大学情報科学研究科
Graduate School of Information Science and Technology, Osaka University
第 3 著者 氏名(和/英) 尾上 孝雄 / Takao ONOYE
第 3 著者 所属(和/英) 大阪大学情報科学研究科
Graduate School of Information Science and Technology, Osaka University
発表年月日 2010-12-16
資料番号 ICD2010-109
巻番号(vol) vol.110
号番号(no) 344
ページ範囲 pp.-
ページ数 6
発行日