講演名 | 2010-12-16 CMOS R-2Rラダー回路のチャネル幅調整による線形性最適化に関する研究(ポスター講演,学生・若手研究会) 加藤 雄大, 範 公可, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文では,各ビットセルのチャネル幅を調整することでCMOSR-2Rラダー回路の線形性を最適化する方法を紹介する.回路シミュレータを利用し,チャネル幅を逐次変更して線形性を評価していくことで,最終的に値が収束し,線形性が最大となるチャネル幅を求めることができる. |
抄録(英) | In this paper, we present the method of how to optimize the linear CMOS R-2R ladder by adjusting the channel width. We could obtain the linear optimization by changing channel width sequentially with a circuit simulator and evaluating the linear characteristics. Finally, the linear optimized value of the channel width could get the maximization and reach the convergence. |
キーワード(和) | 集積回路 / デジアナ混載 / D/Aコンバータ / R-2Rラダー / 線形性最適化 |
キーワード(英) | mixed-signal / digital to analog converter / R-2R ladder / linear optimization |
資料番号 | ICD2010-105 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2010/12/9(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | CMOS R-2Rラダー回路のチャネル幅調整による線形性最適化に関する研究(ポスター講演,学生・若手研究会) |
サブタイトル(和) | |
タイトル(英) | Study on CMOS R-2R Ladder for Linearity Optimization by Adjust Channel Width |
サブタイトル(和) | |
キーワード(1)(和/英) | 集積回路 / mixed-signal |
キーワード(2)(和/英) | デジアナ混載 / digital to analog converter |
キーワード(3)(和/英) | D/Aコンバータ / R-2R ladder |
キーワード(4)(和/英) | R-2Rラダー / linear optimization |
キーワード(5)(和/英) | 線形性最適化 |
第 1 著者 氏名(和/英) | 加藤 雄大 / Yuta KATO |
第 1 著者 所属(和/英) | 電気通信大学先進理工学研究科 Department of Engineering Science, The University of Electro-Communications |
第 2 著者 氏名(和/英) | 範 公可 / Cong-Kha PRAM |
第 2 著者 所属(和/英) | 電気通信大学先進理工学研究科 Department of Engineering Science, The University of Electro-Communications |
発表年月日 | 2010-12-16 |
資料番号 | ICD2010-105 |
巻番号(vol) | vol.110 |
号番号(no) | 344 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |