| 講演名 | 2010-12-16 測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討(ポスター講演,学生・若手研究会) 松本 高士, 牧野 紘明, 小林 和淑, 小野寺 秀俊, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文において我々は400nsの測定遅延を持つNBTI回復センサー回路を提案した。本回路は多数のユニットセルを含む。1つのユニットセルは10個のDUT(PMOS)と2つのアシストNMOSから構成され、DUTのリーク電流を測定することでNBTIを評価する。多数のユニットセルを並列化することでリーク電流を増幅し、さらにアシスト回路によって測定装置内の電流計への突入電流を減少させ電流測定レンジを一定に保つことができる。その結果測定遅延400nsという高速な測定が可能となった。50℃から125℃、回復時間400nsから3000sの範囲において、NBTIの回復がlog tに従うことが明らかになった。すなわち数千のPMOSを同時に劣化・回復させることにより、NBTIの起源であるゲート絶縁膜界面付近の正に帯電した欠陥の時定数が対数分布していることを観測した。本提案手法はオフリーク電流を用いているため、NBTI回復測定に対し最大のfidelityを持つという特徴がある。 |
| 抄録(英) | We proposed an NBTI-recovery sensor with 400ns measurement delay. This sensor contains many unit cells. One unit cell includes ten PMOS DUTs and two assist NMOSes. Parallelizing many unit cells can amplify the leakage current and the assist circuit can reduce the rush current to the ammeter that keeps the measurement range of ammeter constant during measurement. Fast measurement delay is achieved by these two factors. It is confirmed that from 50℃ to 125℃, NBTI recovery follows log t from 400ns to 3000s. By degrading and recovering thousands of PMOS transistors at the same time, we can observe that the time constants of positively charged defects which are related to NBTI are log-uniformly distributed in the PMOS devices. Also this circuit has the highest fidelity to NBTI recovery measurement because off-leak current is used for NBTI recovery characterization and stress is not added during measurement. |
| キーワード(和) | dependable VLSI / CMOS / NBTI |
| キーワード(英) | dependable VLSI / CMOS / NBTI |
| 資料番号 | ICD2010-104 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/12/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討(ポスター講演,学生・若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | A 65nm CMOS High-Speed and High-Fidelity NBTI Recovery Sensor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | dependable VLSI / dependable VLSI |
| キーワード(2)（和/英） | CMOS / CMOS |
| キーワード(3)（和/英） | NBTI / NBTI |
| 第 1 著者 氏名（和/英） | 松本 高士 / Takashi MATSUMOTO |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 2 著者 氏名（和/英） | 牧野 紘明 / Hiroaki MAKINO |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 3 著者 氏名（和/英） | 小林 和淑 / Kazutoshi KOBAYASHI |
| 第 3 著者 所属（和/英） | 京都工芸繊維大学工芸科学研究科:JST CREST Graduate School of Science and Technology, Kyoto Institute of Technology:JST CREST |
| 第 4 著者 氏名（和/英） | 小野寺 秀俊 / Hidetoshi ONODERA |
| 第 4 著者 所属（和/英） | 京都大学大学院情報学研究科:JST CREST Graduate School of Informatics, Kyoto University:JST CREST |
| 発表年月日 | 2010-12-16 |
| 資料番号 | ICD2010-104 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 344 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |