| 講演名 | 2010-12-16 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会) 本田 健太郎, 宮地 幸祐, 田中丸 周平, 宮野 信治, 竹内 健, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 8T-SRAMのアクセストランジスタに電子を局所的に注入することによってしきい値電圧を非対称にし、ハーフセレクト問題を解決する方法を提案する。SRAMの両側のパスゲートトランジスタに電子注入する場合と自己修復方式を用いて片側のパスゲートトランジスタのみに電子注入する場合の2つの方法にっいて65nmプロセスを用いて8T-SRAM、6T-SRAMについて分析を行った。6T-SRAMでは、パスゲートトランジスタへの局所電子注入によって6.3倍読み出しスピードが劣化することが判明した。一方、提案する8T-SRAM自己修復方式片側電子注入は、ハーフセレクト問題、書き込みマージン、読み出しマージンの矛盾を解決する最も良い方法である。提案する8T-SRAMでは書き込み性能の劣化なしにハーフセレクトによるディスターブのマージンが141%上昇する。また、提案する方法は既存の8T-SRAMと比べてプロセスや面積の増加なく実現可能である。 |
| 抄録(英) | 8T-SRAM cell with asymmetric pass gate transistor by local electron injection is proposed to solve half select disturb. Two types of electron injection scheme: both side injection scheme and self-repair one side injection scheme are analyzed comprehensively for 65nm technology node 8T-SRAM cell and also for 6T-SRAM cell. This paper shows that in the 6T-SRAM with the local injected electrons the read speed degrades by as much as 6.3 times. In contrast, the proposed 8T-SRAM cell with the self-repair one side injection scheme is most suitable to solve the conflict of the half select disturb, write disturb and read speed. In the proposed 8T-SRAM, the disturb margin increases by 141% without write margin or read speed degradation. The proposed scheme has no process or area penalty compared with the standard CMOS-process 8T-SRAM. |
| キーワード(和) | SRAM / 8T-SRAM / ホットキャリア / ハーフセレクト問題 |
| キーワード(英) | SRAM / 8T-SRAM / HCI / Half Select Disturb |
| 資料番号 | ICD2010-95 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/12/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | Elimination of Half Select Disturb in 8T-SRAM by Local Injected Electron Asymmetric Pass Gate Transistor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | 8T-SRAM / 8T-SRAM |
| キーワード(3)（和/英） | ホットキャリア / HCI |
| キーワード(4)（和/英） | ハーフセレクト問題 / Half Select Disturb |
| 第 1 著者 氏名（和/英） | 本田 健太郎 / Kentaro Honda |
| 第 1 著者 所属（和/英） | 東京大学 University of Tokyo |
| 第 2 著者 氏名（和/英） | 宮地 幸祐 / Kousuke Miyaji |
| 第 2 著者 所属（和/英） | 東京大学 University of Tokyo |
| 第 3 著者 氏名（和/英） | 田中丸 周平 / Shuhei Tanakamaru |
| 第 3 著者 所属（和/英） | 東京大学 University of Tokyo |
| 第 4 著者 氏名（和/英） | 宮野 信治 / Shinji Miyano |
| 第 4 著者 所属（和/英） | 半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
| 第 5 著者 氏名（和/英） | 竹内 健 / Ken Takeuchi |
| 第 5 著者 所属（和/英） | 東京大学 University of Tokyo |
| 発表年月日 | 2010-12-16 |
| 資料番号 | ICD2010-95 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 344 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |