| 講演名 | 2010-12-02 8x8 MIMO-OFDM受信機におけるパイプライン型MDCアーキテクチャを用いた128点FFTプロセッサの回路設計(システムオンシリコン,RFID技術,一般) 折笠 敦史, 宮永 喜一, 吉澤 真吾, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本報告では8x8 MIMO-OFDM受信機における128点FFTプロセッサのVLSIアーキテクチャを提案する.4x4 MIMO-OFDM受信機におけるFFTプロセッサでは,パイプライン型MDC(multi-path delay commutator)アーキテクチャを用いることで効率的な回路が実現されているが,今後は高速・大容量の通信を実現するため,ストリーム数を増加させたMIMO-OFDM受信機に対応したFFTプロセッサの開発が必要であると考えられる.本研究では8x8 MIMO-OFDM受信機においてMDCアーキテクチャを適用させた回路を提案する.提案回路はメモリバッファの前後に整流回路(commutator)を設けることで遅延器を削減している.また,FFTプロセッサをCMOS 90nmプロセス上に実装したときの回路面積,消費電力を評価したのでその結果も合わせて報告する. |
| 抄録(英) | This report presents a VLSI architecture of 128-point FFT in a 8x8 MIMO-OFDM receiver. A pipeline FFT processor based on multi-path delay commutator(MDC) architecture is effective for 4x4 MIMO-OFDM systems. To achieve the communication of more high speed and large capacity, it is necessary to design the FFT processor corresponding to the MIMO-OFDM receiver that increases the number of streams. In this paper, we propose the FFT processor to apply the MDC architecture for 8x8 MIMO-OFDM systems. The proposed FFT processor uses the pre- and post-commutators instead of delay elements and improves area and power efficiency. The designed circuit has been implemented to a 90-nm CMOS process and evaluated in circuit area and power consumption. |
| キーワード(和) | FFT / Multi-path delay commutator(MDC) / MIMO-OFDM / VLSIアーキテクチャ |
| キーワード(英) | FFT / Multi-path delay commutator(MDC) / MIMO-OFDM / VLSI Architecture |
| 資料番号 | SIS2010-45 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2010/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 8x8 MIMO-OFDM受信機におけるパイプライン型MDCアーキテクチャを用いた128点FFTプロセッサの回路設計(システムオンシリコン,RFID技術,一般) |
| サブタイトル（和） | |
| タイトル（英） | Circuit Design of a 128-point FFT Processor Using Pipeline MDC Architecture for 8x8 MIMO-OFDM Receivers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FFT / FFT |
| キーワード(2)（和/英） | Multi-path delay commutator(MDC) / Multi-path delay commutator(MDC) |
| キーワード(3)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(4)（和/英） | VLSIアーキテクチャ / VLSI Architecture |
| 第 1 著者 氏名（和/英） | 折笠 敦史 / Atsushi ORIKASA |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 2 著者 氏名（和/英） | 宮永 喜一 / Yoshikazu MIYANAGA |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 3 著者 氏名（和/英） | 吉澤 真吾 / Shingo YOSHIZAWA |
| 第 3 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 発表年月日 | 2010-12-02 |
| 資料番号 | SIS2010-45 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 322 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |