| 講演名 | 2010-11-30 3次元LSIチップ積層集積技術に期待されるシステム性能の向上(高密度システムインテグレーション技術,デザインガイア2010-VLSI設計の新しい大地-) 青柳 昌宏, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | シリコン基板に表から裏面に貫通する電極を形成して、マイクロバンプ接合により積層集積する3次元LSIチップ積層集積技術は、将来の電子ハードウエア集積技術として、非常に有望である。最近の研究開発動向および期待されるシステム性能におけるメリットについて、紹介する。 |
| 抄録(英) | 3D LSI chip stacking integration technology using through-Si-via is very promising for future electronic hardware integration technology. Latest research activity and system performance improvement expected for 3D LSI chip stacking integration technology are discussed. |
| キーワード(和) | 3次元 / LSI / チップ / 積層 / システム / TSV / SOC / SiP |
| キーワード(英) | 3D / LSI / Chip / Stacking / System / TSV / SOC / SiP |
| 資料番号 | CPM2010-134,ICD2010-93 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2010/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3次元LSIチップ積層集積技術に期待されるシステム性能の向上(高密度システムインテグレーション技術,デザインガイア2010-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | System Performance Improvement Expected for 3D LSI Chip Stacking Integration Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元 / 3D |
| キーワード(2)（和/英） | LSI / LSI |
| キーワード(3)（和/英） | チップ / Chip |
| キーワード(4)（和/英） | 積層 / Stacking |
| キーワード(5)（和/英） | システム / System |
| キーワード(6)（和/英） | TSV / TSV |
| キーワード(7)（和/英） | SOC / SOC |
| キーワード(8)（和/英） | SiP / SiP |
| 第 1 著者 氏名（和/英） | 青柳 昌宏 / Masahiro AOYAGI |
| 第 1 著者 所属（和/英） | 独立行政法人産業技術総合研究所エレクトロニクス研究部門高密度SIグループ National Institute of Advanced Industrial Science and Technology, Nanoelectronics Institute |
| 発表年月日 | 2010-11-30 |
| 資料番号 | CPM2010-134,ICD2010-93 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 315 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |