| 講演名 | 2010/11/23 データを直接回路化したパターン認識装置の消費電力評価(デザインガイア2010 : VLSI設計の新しい大地) 佐藤 祐輔, 安永 守利, 相部 範之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年、生活の様々な場面で高速な認識システムが必要とされている.そこで、我々はDDI(Direct Data Implementation)と呼ぶ手法を提案している.DDIは既知のパターンを直接論理回路として埋め込むことでサンプルパターンと同数の並列度を有するパターン認識専用回路を構成できる手法である.本報告では、DDIの消費電力評価を行った.FPGA(Field Programmable Gate Array)を用いたシステムは周辺回路が存在するため、FPGA単体の消費電力を正確に測定することは難しい.そこで本報告では、専用の測定基板を作成し基本的な回路でFPGA単体の消費電力が測定できることを確認し、DDIの消費電力測定を行った.その結果、DDIは従来の逐次処理によるパターン認識回路に比べてパターン認識処理に必要なエネルギーが約280分の1であることがわかった. |
| 抄録(英) | Recently, high-speed recognition systems are required in various situations in life. In order to reply the requirements, we have proposed a novel architecture called "Direct Data Implementation (DDI)". DDI is composed of dedicated circuits that have the same parallelism as the sample patterns by embedding known patterns directly to logic circuits. In this paper, we evaluated the power consumption of DDI. Systems using FPGAs have the peripheral circuits. Therefore, it is difficult to measure the power consumption of FPGAs accurately. In this paper, we have developed a dedicated measurement board and showed that the board can measure power consumption of the basis circuits using FPGAs precisely. We measured the power consumption of DDI implemented in the FPGAs on the board. As a result, we have found that DDI only requires about 1/280 of the energy that is required in the traditional sequential pattern recognition circuit. |
| キーワード(和) | FPGA / パターン認識 / 並列処理 / 消費電力 |
| キーワード(英) | FPGA / Pattern Recognition / Parallel Processing / Power Consumption |
| 資料番号 | RECONF-2010-44 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2010/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データを直接回路化したパターン認識装置の消費電力評価(デザインガイア2010 : VLSI設計の新しい大地) |
| サブタイトル（和） | |
| タイトル（英） | Power-Consumption-Evaluation on the Pattern-Recognition Machine Using Data-Direct-Implementation Approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | パターン認識 / Pattern Recognition |
| キーワード(3)（和/英） | 並列処理 / Parallel Processing |
| キーワード(4)（和/英） | 消費電力 / Power Consumption |
| 第 1 著者 氏名（和/英） | 佐藤 祐輔 / Yusuke SATO |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 第 2 著者 氏名（和/英） | 安永 守利 / Moritoshi YASUNAGA |
| 第 2 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 第 3 著者 氏名（和/英） | 相部 範之 / Noriyuki AIBE |
| 第 3 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering, University of Tsukuba |
| 発表年月日 | 2010/11/23 |
| 資料番号 | RECONF-2010-44 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 319 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |