| 講演名 | 2010-12-01 マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-) 満 欣, 堀山 貴史, 木村 智生, 甲斐 康司, 木村 晋二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | クロックゲーティングは、順序回路の動的電力削減に有効であることが知られている。本論文では、クロックゲーティングされたクロックを用いてさらにクロックゲーティングを行うマルチステージのクロックゲーティングにおいて、マルチステージのクロック制御信号を抽出し、クロック制御回路を共有する手法について述べる。クロック制御回路の共有により、レジスタおよびクロック制御回路自体のスイッチングアクティビティを削減可能である。本手法は、BDD(二分決定グラフ)を用いて実現され、カウンタ回路やベンチマーク回路に適用された。平均で23%のスイッチングアクティビティの削減が得られた。また、レイアウト後の回路データを用いた電力評価も行なった。 |
| 抄録(英) | Clock gating is an effective technique to reduce dynamic power consumption for sequential circuits. This paper shows a sharing method of clock gating logic under multi-stage clock gating control. By sharing the clock gating logic, the total activity of registers and clock gating modules can be reduced. The method is implemented based on BDD and is applied to counters and a set of benchmark circuits. There have been found on average 23.0% cost reduction by the proposed multi-stage clock gating generation method. The power estimation using layout data will also be shown. |
| キーワード(和) | 動的電力削減 / クロックゲーティング自動生成 / マルチステージクロックゲーティング / 二分決定グラフBDD |
| キーワード(英) | dynamic power reduction / automatic clock gating generation / multi-stage clock gating / BDD |
| 資料番号 | VLD2010-83,DC2010-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2010/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Sharing of Clock Gating Modules under Multi-Stage Clock Gating Control |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的電力削減 / dynamic power reduction |
| キーワード(2)（和/英） | クロックゲーティング自動生成 / automatic clock gating generation |
| キーワード(3)（和/英） | マルチステージクロックゲーティング / multi-stage clock gating |
| キーワード(4)（和/英） | 二分決定グラフBDD / BDD |
| 第 1 著者 氏名（和/英） | 満 欣 / Xin MAN |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Grad. School of Information, Production and System, Waseda University |
| 第 2 著者 氏名（和/英） | 堀山 貴史 / Takashi HORIYAMA |
| 第 2 著者 所属（和/英） | 埼玉大学大学院理工学研究科 Grad. School of Science and Technology, Saitama University |
| 第 3 著者 氏名（和/英） | 木村 智生 / Tomoo KIMURA |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社プラットフォーム開発センター R&D Platform Development Center, Panasonic Corporation |
| 第 4 著者 氏名（和/英） | 甲斐 康司 / Koji KAI |
| 第 4 著者 所属（和/英） | 松下電器産業株式会社プロットフォーム開発センター R&D Platform Development Center, Panasonic Corporation |
| 第 5 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 5 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Grad. School of Information, Production and System, Waseda University |
| 発表年月日 | 2010-12-01 |
| 資料番号 | VLD2010-83,DC2010-50 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |