| 講演名 | 2010-12-01 超低電圧領域における最適加算器アーキテクチャの検討(低電力設計,デザインガイア2010-VLSI設計の新しい大地-) 小西 奈緒, 工藤 優, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 65nmプロセスにおいて論理合成したいくつかの24bit加算器アーキテクチヤをレイアウトし、抽出した配線容量を用いて回路性能の評価を行った。各加算器アーキテクチヤにおいて配線容量の付加によるエネルギー最小電圧の変化はなく、どの加算器アーキテクチャも0.3Vであった。また、目標とする遅延時間をどの程度にするかによって消費エネルギーが最小となる加算器が異なり、0.6ns以下ではKSA、それ以上1.1ns以下ではCLA、それ以上ではRCAが他の加算器よりも消費エネルギーを抑えられることがわかった。エネルギー性能比としてはRCAが最も良い結果となった。 |
| 抄録(英) | Circuit performance is evaluated for several adder architectures with wiring capacitance extracted from layout at 65nm process. The voltage for the minimum energy is 0.3V, and doesn't change even with the additional wiring capacitance. Optimal adder architecture that gives the minimum energy differs depending on the target delay. KSA is the optimal adder for 0.6ns and shorter delay, CLA is the optimal for less than 1.1ns, and RCA achieves the minimum energy for 1.1ns and longer delay. The best energy performance is RCA. |
| キーワード(和) | 加算器 / 超低電圧領域 / 低消費電力 |
| キーワード(英) | Adder / Ultra Low Voltage / Low Power Technique |
| 資料番号 | VLD2010-81,DC2010-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2010/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超低電圧領域における最適加算器アーキテクチャの検討(低電力設計,デザインガイア2010-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Optimal Adder Architecture in Ultra Low Voltage Domain |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 加算器 / Adder |
| キーワード(2)（和/英） | 超低電圧領域 / Ultra Low Voltage |
| キーワード(3)（和/英） | 低消費電力 / Low Power Technique |
| 第 1 著者 氏名（和/英） | 小西 奈緒 / Nao KONISHI |
| 第 1 著者 所属（和/英） | 芝浦工業大学工学情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 工藤 優 / Masaru KUDO |
| 第 2 著者 所属（和/英） | 芝浦工業大学工学情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 3 著者 所属（和/英） | 芝浦工業大学工学情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2010-12-01 |
| 資料番号 | VLD2010-81,DC2010-48 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |