講演名 2010-12-01
OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
樋口 拓哉, 大金 淳一郎, 清水 尚彦,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 当研究室はOSSEDAツールを用いたLSI設計環境を提案,構築し,実際に0NSEMI1.2μm,Rohm0.35μm,0.18μmにおいてテープアウトを行ってきた.しかし,OSSEDAツールの自動配置配線は,クロック配線を考慮した配線をすることができないものが多い.ディープサブミクロンプロセスを利用するに当たってクロックのスキューが問題となるため,対策としてHツリークロックの自動生成並びにクロックドライバの自動挿入機能を開発し,CTS可能なLSI設計プロセスを設計し,実際にディープサブミクロンにおいてデザインルールエラーの無いレイアウトを作成可能な事を確認した.
抄録(英) We developed the LSI design methodology with using NSL which is a high-level hardware description language, and Alliance CAD System which is EDA tools with scalable cell library.[1] We made "on semi 1.2μm" process and Rohm 0.35μm, which are sub micron and deep-sub micron process. However, because of simply routing clock signals without consideration of digital system performance, there is the problem clock skew caused by RC delay on deep-sub micron process. In order to solve this problem, the authors implement the function clock tree synthesis as part of toolchain into Alliance.
キーワード(和)
キーワード(英)
資料番号 VLD2010-80,DC2010-47
発行日

研究会情報
研究会 DC
開催期間 2010/11/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Dependable Computing (DC)
本文の言語 JPN
タイトル(和) OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
サブタイトル(和)
タイトル(英) Develop A Clock Tree Generator into Open-source CAD System
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 樋口 拓哉 / Takuya HIGUCHI
第 1 著者 所属(和/英) 工学研究科情報通信制御システム工学専攻
Course of Computer and Communications, Graduate School of Engineering, Tokai University
第 2 著者 氏名(和/英) 大金 淳一郎 / Jun'ichiro OGANE
第 2 著者 所属(和/英) 工学研究科情報通信制御システム工学専攻
Course of Computer and Communications, Graduate School of Engineering, Tokai University
第 3 著者 氏名(和/英) 清水 尚彦 / Naohiko SHIMIZU
第 3 著者 所属(和/英) 情報理工学部ソフトウェア開発工学
Department of Embedded Technology, School of Information Science and Technology, Tokai University
発表年月日 2010-12-01
資料番号 VLD2010-80,DC2010-47
巻番号(vol) vol.110
号番号(no) 317
ページ範囲 pp.-
ページ数 6
発行日