| 講演名 | 2010-12-01 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-) 井上 諒一, 藤原 浩顕, 細川 利典, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 順序回路に対して多くのテスト生成アルゴリズムが提案されているが,組合せ回路に対するテスト生成と比べ困難な問題であり,現実的な時間で高い故障検出率を達成することが困難である.テスト生成時間をより高速にするために,ゲートレベルでなく設計上流から動作記述や機能記述レジネタ転送レベル回路(機能記述RTL回路)情報を用いたテスト生成法が提案されている.具体的には,動作記述や機能記述RTL回路を割当決定図(Assignment Decision Diagram: ADD)で表現したものを対象にテスト系列を生成する手法が提案されている.しかしながら,これらの手法はバインディングを考慮しておらず,たとえテスト環境生成率が高いとしても,生成したテスト系列でゲートレベル回路に対して高い故障検出率を得られる保証はない.本論文は,バインディングを考慮することで従来手法と比較して高い故障検出率を達成する手法を提案する. |
| 抄録(英) | Although many works on test generation algorithms for sequential circuits have been reported so far, it is still very hard to achieve high fault coverage because of the complexity of sequential test generation. Several test generation methods using behavioral description and functional register transfer level (RTL) circuits at high level have been proposed to accelerate test generation time. Among them, there are works on test generation methods for assignment decision diagrams (ADDs) that represent functional RTL circuits. However, the test sequence generated by those methods without considering resource binding cannot guarantee to achieve high fault coverage at gate level even if the test environment coverage at RTL is high. This paper proposes a test generation method that considers resource binding in order to achieve higher fault coverage than previous methods. |
| キーワード(和) | 順序テスト生成 / 動作合成 / バインディング / テスト環境 / ADD |
| キーワード(英) | Sequential test generation / behavioral synthesis / binding / test environment / assignment decision diagrams |
| 資料番号 | VLD2010-76,DC2010-43 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2010/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A Sequential Test Generation Method and a Binding Method for Testability Using Behavioral Description |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 順序テスト生成 / Sequential test generation |
| キーワード(2)（和/英） | 動作合成 / behavioral synthesis |
| キーワード(3)（和/英） | バインディング / binding |
| キーワード(4)（和/英） | テスト環境 / test environment |
| キーワード(5)（和/英） | ADD / assignment decision diagrams |
| 第 1 著者 氏名（和/英） | 井上 諒一 / Ryoichi INOUE |
| 第 1 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 藤原 浩顕 / Hiroaki FUJIWARA |
| 第 2 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 3 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 4 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology (NAIST) |
| 発表年月日 | 2010-12-01 |
| 資料番号 | VLD2010-76,DC2010-43 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |